[發(fā)明專利]用于DQS選通的系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 201380022641.0
• 申請日: 2013-04-30
• 公開（公告）號: CN104272283B
• 公開（公告）日: 2017-08-04
• 發(fā)明（設計）人: 朱軍;J·J·曹;S·盧
• 申請（專利權）人: 馬維爾國際貿(mào)易有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/42
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 酆迅

1.一種用于對存儲器設備的讀操作進行定時的系統(tǒng)，所述系統(tǒng)包括：

選通電路，被配置用于接收來自所述存儲器設備的時序信號并且在選通窗期間使所述時序信號作為經(jīng)濾波的時序信號而通過，所述選通電路被配置用于：

基于控制信號打開所述選通窗，以及

基于所述時序信號的下降沿關閉所述選通窗，所述下降沿基于由所述控制信號觸發(fā)以開始計數(shù)的計數(shù)器被確定；以及

時序控制電路，被配置用于在接收到來自存儲器控制器的讀請求之后生成所述控制信號，所述時序控制電路被配置用于延遲所述控制信號的生成，以使得所述選通窗在所述時序信號的前同步碼部分期間打開。

2.根據(jù)權利要求1所述的系統(tǒng)，其中所述選通電路包括：

所述計數(shù)器；

第一模塊，被配置用于基于以下信號中的一個或多個信號生成第一中間信號：所述控制信號、來自所述計數(shù)器的計數(shù)信號以及所述時序信號，其中所述第一模塊由所述時序信號的上升沿觸發(fā)；

第二模塊，被配置用于基于所述第一中間信號和所述時序信號生成第二中間信號，其中所述第二模塊由所述時序信號的第二下降沿觸發(fā)；以及

第三模塊，被配置用于基于所述控制信號、所述第一中間信號和所述第二中間信號控制所述選通窗。

3.根據(jù)權利要求1所述的系統(tǒng)，其中所述選通窗被配置用于在跟隨所述時序信號的所述下降沿的延遲之后關閉，并且其中所述選通窗在所述時序信號的后同步碼部分期間關閉。

4.根據(jù)權利要求3所述的系統(tǒng)，其中所述延遲由D觸發(fā)器以及“或”邏輯門造成。

5.根據(jù)權利要求1所述的系統(tǒng)，其中所述時序控制電路延遲所述控制信號的生成，以使得所述控制信號的上升沿處于或者靠近所述時序信號的所述前同步碼部分的中心，并且其中延遲的所述生成基于校準過程。

6.根據(jù)權利要求5所述的系統(tǒng)，其中所述校準過程包括用于確定用于生成所述控制信號的初始延遲設置的初始校準，并且其中所述校準過程包括用于基于所述存儲器設備或者所述存儲器控制器中的電壓或溫度改變來調整所述初始延遲設置的運行時間校準。

7.根據(jù)權利要求5所述的系統(tǒng)，進一步包括：

監(jiān)控器電路，被配置用于確定所述時序信號與所述控制信號之間的關系，其中所述監(jiān)控器電路包括：

第一模塊，被觸發(fā)到所述時序信號的第二下降沿，所述第一模塊被配置用于與所述第二下降沿同時地讀取所述控制信號并且生成用于所述校準過程的第一輸出信號，

第二模塊，被觸發(fā)到所述時序信號的上升沿，所述第二模塊被配置用于與所述上升沿同時地讀取所述控制信號并且生成用于所述校準過程的第二輸出信號，以及

第三模塊，被觸發(fā)到所述時序信號的第二上升沿，所述第三模塊被配置用于與所述第二上升沿同時地讀取所述控制信號和來自所述計數(shù)器的計數(shù)信號并且生成用于所述校準過程的第三輸出信號。

8.根據(jù)權利要求5所述的系統(tǒng)，其中所述校準過程包括低功率模式，校準程序在所述低功率模式期間被暫停，并且其中在退出所述低功率模式時，用于所述控制信號的延遲設置保持不變或者被重置為初始值。

9.根據(jù)權利要求1所述的系統(tǒng)，其中所述選通電路被配置用于處理突發(fā)突變信號，其中所述突發(fā)突變信號包括持續(xù)時間是四個周期的脈沖，并且其中所述突發(fā)突變信號指示當前命令是突發(fā)突變命令。

10.根據(jù)權利要求1所述的系統(tǒng)，其中所述控制信號的延遲的所述生成基于定義要延遲的時鐘周期的數(shù)目的第一輸入、定義基于所述時序信號的上升沿或下降沿的延遲的第二輸入以及定義基于延遲線的延遲的第三輸入。

11.根據(jù)權利要求1所述的系統(tǒng)，其中所述控制信號的脈沖的寬度在持續(xù)時間上等于所述時序信號的所述前同步碼部分的寬度。

12.根據(jù)權利要求1所述的系統(tǒng)，其中所述選通窗被自動關閉，并且其中不生成第二控制信號以關閉所述選通窗。

13.根據(jù)權利要求1所述的系統(tǒng)，其中所述選通電路包括被配置用于處理讀中斷命令的邏輯，所述讀中斷命令是在完成第一讀請求的處理之前接收到的第二讀請求。