[發明專利]用于跟蹤指令高速緩沖存儲器中的附加數據權限的方法和設備

有效

• 申請號: 201380022547.5
• 申請日: 2013-05-09
• 公開（公告）號: CN104285215B
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 萊斯利·馬克·德布魯因;詹姆斯·諾里斯·迪芬德爾費爾;邁克爾·斯科特·麥基爾文;布萊恩·邁克爾·斯坦普爾
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F12/0875
• 分類號: G06F12/0875;G06F12/0886;G06F12/14
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 宋獻濤

優先權主張

本申請案主張2012年5月9日申請且標題為“用于跟蹤指令高速緩沖存儲器中的附加數據權限的方法及裝置(METHOD AND APPARATUS FOR TRACKING EXTRA DATA PERMISSIONS IN AN INSTRUCTION CACHE)”的第61/644,622號美國臨時專利申請案的優先權，所述申請案以全文引用的方式并入本文中。

技術領域

本發明的技術大體上涉及用于處理器的指令高速緩沖存儲器。

背景技術

共同擁有且經轉讓的第7,337,272號美國專利尤其教示一種用于處理器的指令高速緩沖存儲器10，其中指令高速緩沖存儲器10包含擴展高速緩沖存儲行12-0到12-NUM_ECL，如圖1中所示。擴展高速緩沖存儲行12-0到12-NUM_ECL在本文中大體統稱為擴展高速緩沖存儲行12且個別地稱為擴展高速緩沖存儲行12。如所說明，擴展高速緩沖存儲行12中的每一者包含主高速緩沖存儲行部分14和附加數據部分16。主高速緩沖存儲行部分14存儲預定義數目個字(例如，16個字或64個字節)，且操作以從存儲器行高速緩存指令數據。每一擴展高速緩沖存儲行12的附加數據部分16位于擴展高速緩沖存儲行12的末端，且為下一存儲器行的開始處的指令數據的副本，其還可為下一擴展高速緩沖存儲行12的開始的副本。因此，舉例而言，假定擴展高速緩沖存儲行12-0的主高速緩沖存儲行部分14從第一存儲器行高速緩沖存儲指令數據且擴展高速緩沖存儲行12-1的主高速緩沖存儲行部分14從緊隨第一存儲器行之后的第二存儲器行高速緩沖存儲指令數據。在此實例中，擴展高速緩沖存儲行12-0的附加數據部分16存儲擴展高速緩沖存儲行12-1的主高速緩沖存儲行部分14的開始處的指令數據的副本。值得注意的是，主高速緩沖存儲行部分14與擴展高速緩沖存儲行12的附加數據部分16可實施在相同物理資源(即，相同物理高速緩沖存儲器的部分)內或實施在單獨物理資源內。

具有擴展高速緩沖存儲行12的指令高速緩沖存儲器10尤其有益于允許可變長度指令的處理器(例如，允許16位和32位指令兩者的處理器)。可變長度指令導致字不對準的指令(即，非字對準指令)。另外，可變長度指令導致在指令高速緩沖存儲器中跨越行邊界的指令，所述指令在本文中被稱為跨行指令(line-crossing instruction)。對于常規指令高速緩沖存儲器，從指令高速緩沖存儲器提取跨行指令需要兩個單獨非提取操作，即，從第一高速緩沖存儲行獲得指令的第一部分的第一提取和從第二高速緩沖存儲行獲得指令的第二部分的第二提取。相比之下，具有擴展高速緩沖存儲行12的指令高速緩沖存儲器10實現使用單個提取操作從單個擴展高速緩沖存儲行12提取跨行指令。

作為一實例，考慮如下實施方案：指令可為16位指令或32位指令，且存儲器行且因而擴展高速緩沖存儲行的主高速緩沖存儲行部分14為16字(即，64字節)。歸因于可變長度指令，將存在如下情境：32位指令的第一16位駐留在一個存儲器行中，且32位指令的第二16位駐留在下一存儲器行中。當將指令高速緩沖存儲于指令高速緩沖存儲器10中時，指令的前16位被高速緩沖存儲為擴展高速緩沖存儲行12中的一者的主高速緩沖存儲行部分14的最末16位，且32位指令的最末16位的副本被高速緩沖存儲于相同擴展高速緩沖存儲行12的附加數據部分16中。通過將32位指令的最末16位的副本存儲為擴展高速緩沖存儲行12的附加數據部分16中的附加數據，可使用對擴展高速緩沖存儲行12的單個提取而提取完整的32位指令。