[發明專利]用于制造抗DPA的邏輯電路的方法

在審

• 申請號: 201380022118.8
• 申請日: 2013-04-12
• 公開（公告）號: CN104246779A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: F.伊彭斯泰納;M.格哈梅斯魯;H.陶徹爾
• 申請（專利權）人: 奧地利西門子公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 杜荔南;徐紅燕

技術領域

本發明總體上涉及電子和邏輯電路領域、尤其是所謂的專用集成電路或所謂ASIC。具體而言，本發明涉及一種用于制造邏輯電路、尤其是專用集成電路的方法，該邏輯電路至少部分由標準元件或標準函數、所謂的標準單元構成。在此，以硬件描述語言編寫的邏輯電路的描述被翻譯程序轉換成至少大部分由所謂的標準單元構成的對相應物理電路的描述、即轉換成所謂的網表。

背景技術

尤其是被實現為所謂的集成電路的邏輯或電子電路目前形成尤其是計算機技術中的任何電子設備的基礎。電子電路通常由安放在單個襯底（例如半導體襯底等等）上并彼此接線的電子器件構成。集成電路因此由大量不同類型的器件以及單晶襯底上或單晶襯底中的經連接的導線組構成。通過該集成才可以在小空間上提供廣泛的功能和應用。通過集成電路才能在技術上實現大量應用（例如在移動設備、SIM卡、RFID、移動電話等等中），因為這些應用通常過于昂貴、過于復雜、過于功率密集或者過大（例如對于裝入到相應設備中而言）。

如果邏輯或集成電路是針對專門的應用創建的，則這些電路常常被稱為專用集成電路或application-specific?integrated?circuit（專用集成電路）或簡稱ASIC。ASIC因此被用在許多不同電子設備中，例如從收音機鬧鐘、移動無線電設備到大功率計算機。開發在實現以后不再可操縱的專用集成電路或ASIC的目的尤其在大批量制造的情況下是相對于電路的分立構造而言節省成本。尤其是在數字ASIC的情況下，相應集成電路可以針對相應應用被設計為使得由該ASIC于是以空間、消耗、成本和/或功率優化的方式工作。與諸如現場可編程門陣列（FPGA）或可編程邏輯電路（PLD）的其它邏輯電路的區別尤其是在于，在ASIC的情況下，集成電路的功能性在制造時被明確地確定并且不能再被使用者改變。在此，現代ASIC常常不僅包括簡單邏輯函數或邏輯門，而且也包括系統塊、存儲器塊、處理器等等以便實現所期望的功能性或函數。

為了創建或為了設計ASIC或專用集成電路，通常使用所謂的硬件描述語言，比如所謂的超高速集成電路硬件描述語言（VHDL）或Verilog。在此，該硬件描述語言是一種可用來描述集成電路的運算及其設計的形式語言。以硬件描述語言來編寫對相應邏輯電路——即例如時序和/或（空間）電路結構——的描述。

從用硬件描述語言創建的對邏輯電路或ASIC的描述中于是借助于翻譯程序——所謂的綜合工具——來生成對相應物理電路或ASIC的描述——所謂的網表。該過程亦稱綜合。在綜合時，基于利用硬件描述語言編寫的描述來從預先計劃或按照目錄可用的元素——所謂的標準單元——中為邏輯電路或ASIC組裝分別預先給定的函數，所述元素可以以翻譯程序或綜合工具的庫的形式來提供。這些標準單元例如可以專門為制造過程來設計，其中相應標準單元的布局在電路的設計開始以前就已經確定。于是，綜合的結果是對相應物理電路或ASIC的描述——所謂的網表，所述網表大部分由標準單元（例如邏輯門、存儲器塊等等）構成。網表在電子設備或電路設計的范圍內通常是對在電路中或在ASIC中所包含的標準單元之間的連接的描述。

這樣實現和實施的邏輯電路、尤其是ASIC具有對要處理的數據的嚴格依賴性。也就是說，在電路中實施的邏輯與要執行的函數以及在此所使用和/或所產生的數據存在緊密關聯。這尤其是可能在與安全性相關的電路/ASIC的情況下或者在具有嵌入式安全關鍵系統的電路/ASIC的情況下對于攻擊者而言是攻擊點。在此，尤其是使用所謂的Side-Channel-Attacks(旁路攻擊)或者旁路攻擊。

在旁路攻擊的情況下，通常觀察由邏輯電路執行的函數和/或算法，并且嘗試找出所觀察的數據與相關的、即經操縱的數據（例如密鑰、經加密數據等等）之間的關聯。這些信息例如從對算法的運行時的分析、電路在執行函數期間的能耗等等中獲得。在此，例如使用簡單和/或差分損耗功率分析的方法。

在簡單損耗功率分析中，電路或ASIC在例如安全關鍵（例如密碼）函數期間的能耗被直接記錄。由于能耗根據分別在電路中執行的運算而改變，因此可以推斷出ASIC的電路構造、所執行的函數以及安全關鍵數據。在差分損耗功率分析中，電路或ASIC的能耗不僅被記錄，而且被靜態地分析。在此，利用能耗中的測量偏差，以便能夠推斷出與安全相關的函數和/或數據。差分損耗功率分析尤其是應用于針對簡單損耗功率分析出現過大干擾的電路中等等。因此可以借助于損耗功率分析根據對在電路/ASIC中執行函數時的能耗的分析來探出尤其是秘密和/或敏感數據、比如密鑰等等。