[發明專利]半導體集成電路裝置

有效

• 申請號: 201380019201.X
• 申請日: 2013-08-02
• 公開（公告）號: CN104221147B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 今井朋弘;山路將晴
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L27/08
• 分類號: H01L27/08;H01L21/336;H01L21/764;H01L21/822;H01L21/8234;H01L21/8238;H01L27/04;H01L27/088;H01L27/092;H01L29/786
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙)11277
• 代理人: 劉新宇

1.一種半導體集成電路裝置，其特征在于，具備：

第二導電型區域，其設置在第一導電型半導體襯底的表面層，在該第二導電型區域形成電路部，該第二導電型區域被施加作為上述電路部的電源的高電壓電位的第一電位；

第一導電型阱區域，其設置在上述第二導電型區域的內部，構成上述電路部，被施加作為上述電源的低電壓電位的第二電位；

第一導電型低電位區域，其設置在上述第一導電型半導體襯底的表面層的、上述第二導電型區域的外側，被施加比上述第二電位低的第三電位；

空洞，其被選擇性地設置在上述電路部與上述第一導電型低電位區域之間且上述第一導電型半導體襯底與上述第二導電型區域之間；以及

第一導電型區域，其貫穿上述第二導電型區域而到達上述空洞。

2.根據權利要求1所述的半導體集成電路裝置，其特征在于，

對上述第一導電型區域施加上述第二電位。

3.根據權利要求1所述的半導體集成電路裝置，其特征在于，

上述空洞從上述第一導電型區域向上述第一導電型低電位區域側延伸。

4.根據權利要求1所述的半導體集成電路裝置，其特征在于，

從上述第一導電型區域至上述第一導電型低電位區域連續設置上述空洞。

5.根據權利要求1所述的半導體集成電路裝置，其特征在于，

上述電路部對包括第一元件和第二元件的輸出電路的上述第一元件進行驅動，該第一元件連接在主電源的高電壓電位側，該第二元件與上述第一元件串聯連接且連接在上述主電源的低電壓電位側，

上述第二電位是上述第一元件與上述第二元件的連接點的電位，

上述第三電位是上述主電源的低電壓電位。

6.根據權利要求5所述的半導體集成電路裝置，其特征在于，

上述第一導電型區域與上述第一導電型半導體襯底之間的穿通耐壓被設定為比上述第一元件為接通狀態且上述第二元件為斷開狀態時瞬態上升的、上述輸出電路的上述第一元件與上述第二元件的上述連接點的電位高。

7.根據權利要求1～6中的任一項所述的半導體集成電路裝置，其特征在于，還具備：

耐壓區域，其包圍上述電路部，配置在上述第二導電型區域；以及

絕緣柵型場效應晶體管，其在上述耐壓區域的內側具有漏極，在上述耐壓區域的外側具有源極，該絕緣柵型場效應晶體管構成電平移位器，

其中，上述空洞配置在上述電路部與上述絕緣柵型場效應晶體管的漏極之間。

8.一種半導體集成電路裝置，其特征在于，具備：

第一第二導電型區域，其設置在第一導電型半導體襯底的表面層，在該第一第二導電型區域形成電路部，該第一第二導電型區域被施加作為上述電路部的電源的高電壓電位的第一電位；

第一導電型阱區域，其設置在上述第一第二導電型區域的內部，構成上述電路部，被施加作為上述電源的低電壓電位的第二電位；

第二第二導電型區域，其設置在上述第一導電型半導體襯底的表面層的、上述第一第二導電型區域的外側；

第一導電型低電位區域，其設置在上述第一導電型半導體襯底的表面層的、上述第二第二導電型區域的外側，被施加比上述第二電位低的第三電位；

空洞，其被選擇性地設置在上述電路部與上述第一導電型低電位區域之間且上述第一導電型半導體襯底與上述第二第二導電型區域之間；

第一導電型區域，其設置在上述第一第二導電型區域與上述第二第二導電型區域之間，貫穿上述第二第二導電型區域而到達上述空洞；以及

絕緣柵型場效應晶體管，其配置在上述第二第二導電型區域，構成電平移位器，

其中，在上述第二第二導電型區域的、由上述絕緣柵型場效應晶體管的漏極和上述第一導電型區域夾持的部分沒有配置與上述第一電位連接的第二導電型高濃度區域。

9.根據權利要求8所述的半導體集成電路裝置，其特征在于，

對上述第一導電型區域施加上述第二電位。

10.根據權利要求8所述的半導體集成電路裝置，其特征在于，

上述空洞配置在上述電路部與上述絕緣柵型場效應晶體管的漏極之間。