[發明專利]高性能互連鏈路層

有效

• 申請號: 201380016778.5
• 申請日: 2013-03-28
• 公開（公告）號: CN104303166B
• 公開（公告）日: 2018-01-09
• 發明（設計）人: J·威利;R·G·布蘭肯希普;J·C·斯旺森;R·J·沙弗拉內克
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/14
• 分類號: G06F13/14;G06F13/38;G06F11/10
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 張晰,王英

技術領域

本公開一般涉及計算機開發領域，更具體地涉及包括相互依存約束系統的協調的軟件開發。

背景技術

半導體處理和邏輯設計的進步容許可存在于集成電路裝置上的邏輯數量的增加。作為必然的結果，計算機系統配置已經從系統中的單個或多個集成電路演進到存在于單個集成電路上的多個核心、多個硬件線程以及多個邏輯處理器，以及集成在此類處理器內的其他接口。處理器或集成電路通常包括單個物理處理器管芯，其中處理器管芯可以包括任意數量的核心、硬件線程、邏輯處理器、接口、存儲器、控制器中心等。

由于在較小的封裝中裝配更大處理能力的能力更大，較小型的計算裝置流行度增加。智能電話、平板式計算機、超薄筆記本以及其他用戶設備已經成指數增長。然而，這些較小的裝置不僅是在數據存儲方面，而且在超過形狀因數的復雜處理方面，都依賴于服務器。結果，高性能計算市場(即，服務器空間)的需求也已經增長。例如，在現代的服務器中，通常不僅存在具有多個核心的單個處理器，而且存在多個物理處理器(也稱為多個套接字)，來提高計算能力。但是，隨著處理能力連同計算系統中的裝置數量的增長，套接字和其他裝置之間的通信變得更加重要。

實際上，互連已經從主要處理電通信的更傳統的多點分支總線成長為利于快速通信的全面發展的互連架構。不幸的是，作為未來處理器在甚至更高速率下消耗的需求，對應的需求放在現有的互連架構的能力上。

附圖說明

圖1示出了依照一個實施例的包括連接計算機系統中的I/O裝置的串行點對點互連的系統的簡化框圖。

圖2示出了依照一個實施例的分層協議棧的簡化框圖。

圖3示出了串行點對點鏈路的實施例。

圖4示出了可能的高性能互連(HPI)系統配置的實施例。

圖5示出了與HPI相關聯的分層協議棧的實施例。

圖6示出了示例的多時隙微片的表示。

圖7示出了在示例的八通道數據鏈路上發送的示例微片的表示。

圖8示出了在示例的八通道數據鏈路上發送的示例微片的表示。

圖9示出了在示例的十二通道數據鏈路上發送的示例微片的表示。

圖10示出了示例的多時隙微片的示例性浮動有效載荷字段的使用的表示。

圖11示出了示例性計算系統的框的實施例。

在各圖中相似的附圖標記和標號指示相似的元件。

具體實施方式

在下面的說明中，闡述了多個具體的細節，諸如具體類型的處理器和系統配置、具體的硬件結構、具體的架構和微架構細節、具體的寄存器配置、具體的指令類型、具體的系統部件、具體的處理器管線級、具體的互連層、具體的分組/事務配置、具體的事務名稱、具體的協議交換、具體的鏈路寬度、具體的實現和操作等的示例，從而提供對本發明的全面理解。然而，對本領域技術人員而言顯而易見的是，不一定需要采用這些具體的細節來實踐本公開的主旨。在其他實例中，避免了對已知部件或方法的非常詳細的描述，諸如具體的和可替代的處理器架構、用于所描述的算法的具體的邏輯電路/代碼、具體的固件代碼、低級互連操作、具體的邏輯配置、具體的制造技術和材料、具體的編譯器實現、具體的算法的代碼表示、具體的掉電和選通技術/邏輯以及計算機系統的其他的具體操作細節，從而避免對本公開造成不必要的混淆。