[發明專利]微鏈路高帶寬的芯片到芯片總線

有效

• 申請號: 201380015518.6
• 申請日: 2013-03-15
• 公開（公告）號: CN104205482B
• 公開（公告）日: 2016-10-19
• 發明（設計）人: R·P·瑪斯爾德;S·帕納拉;M·L·庫伯爾;B·K·森
• 申請（專利權）人: 甲骨文國際公司
• 主分類號: H01P3/08
• 分類號: H01P3/08;H01L23/538
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 李曉芳

1.一種芯片封裝，包括：

基板；

第一連接器，布置在基板上，被配置為耦接到第一組件；

第二連接器，布置在基板上，被配置為耦接到第二組件；以及

微鏈路，布置在基板上，具有耦接到第一連接器的第一端和耦接到第二連接器的第二端，

其中微鏈路包括與返回路徑相比較更多的信號線；

其中微鏈路的長度小于預定義的值；

其中微鏈路導致阻抗值的分布，以及

其中，當在第一組件與第二組件之間通過微鏈路中的信號線的至少一個傳送符號時，多次反射在符號時間內達到穩態值的相當大的部分。

2.如權利要求1所述的芯片封裝，其中第一組件和第二組件包括集成電路。

3.如權利要求1所述的芯片封裝，其中所述長度大致小于4mm。

4.如權利要求1所述的芯片封裝，其中所述符號時間大致小于50ps。

5.如權利要求1所述的芯片封裝，其中所述阻抗值的分布包括40-350Ω之間的阻抗值。

6.如權利要求1所述的芯片封裝，其中信號線的數目與返回路徑的數目的比率為至少10比1。

7.如權利要求1所述的芯片封裝，其中所述微鏈路便于在第一組件和第二組件的平面中第一組件和第二組件的2維集成。

8.如權利要求1所述的芯片封裝，其中微鏈路便于在與第一組件和第二組件的平面垂直的方向中第一組件和第二組件的3維集成。

9.如權利要求1所述的芯片封裝，其中信號線的至少一個子集布置在垂直棧中，其中返回路徑在公共參考平面中。

10.如權利要求1所述的芯片封裝，其中能夠利用微鏈路在第一連接器和第二連接器之間在任一方向中傳送所述符號。

11.如權利要求1所述的芯片封裝，其中基板包括陶瓷材料和有機材料中的一種。

12.一種系統，包括：

處理器；

存儲器，被配置為存儲程序模塊，其中所述程序模塊可配置被處理器執行；以及

芯片封裝，其中所述芯片封裝包括：

基板；

第一組件，電耦接到被布置在基板上的第一連接器；

第二組件，電耦接到被布置在基板上的第二連接器；以及

微鏈路，布置在基板上，具有耦接到第一連接器的第一端和耦接到第二連接器的第二端，

其中微鏈路包括與返回路徑相比較更多的信號線；

其中微鏈路的長度小于預定義的值；

其中微鏈路導致阻抗值的分布，以及

其中，當在第一組件與第二組件之間通過微鏈路中的信號線的至少一個傳送符號時，多次反射在符號時間內達到穩態值的相當大的部分。

13.如權利要求12所述的系統，其中第一組件和第二組件包括集成電路。

14.如權利要求12所述的系統，其中所述長度大致小于4mm。

15.如權利要求12所述的系統，其中所述符號時間大致小于50ps。

16.如權利要求12所述的系統，其中信號線的數目與返回路徑的數目的比率為至少10比1。

17.如權利要求12所述的系統，其中微鏈路便于在與第一組件和第二組件的平面垂直的方向中第一組件和第二組件的3維集成。

18.如權利要求12所述的系統，其中所述信號線的至少一個子集被布置在垂直棧中，其中返回路徑在公共參考平面中。

19.如權利要求12所述的系統，其中能夠利用微鏈路在第一連接器和第二連接器之間在任一方向傳送所述符號。

20.一種用于利用芯片封裝中的微鏈路在第一組件和第二組件之間傳送符號的方法，其中所述方法包括：

將所述符號從第一組件驅動到微鏈路中的信號線路上，其中微鏈路包括與返回路徑相比較更多的信號線，其中微鏈路的長度小于預定義的值，并且其中微鏈路導致阻抗值的分布；以及

在多次反射在符號時間內達到穩態值的相當大的部分之后，在第二組件處通過信號線接收所述符號。