[發明專利]半導體器件及其制造方法

有效

• 申請號: 201380015255.9
• 申請日: 2013-03-29
• 公開（公告）號: CN104170093B
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 堀井拓;木村真二;木本美津男
• 申請（專利權）人: 住友電氣工業株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L21/768;H01L29/12;H01L29/417
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

1.一種半導體器件，包括：

襯底(10)，所述襯底由碳化硅制成；

柵極絕緣膜(20)，所述柵極絕緣膜形成在所述襯底(10)的表面(10A)上；

柵電極(30)，所述柵電極形成在所述柵極絕緣膜(20)上；

層間絕緣膜(40)，所述層間絕緣膜形成在所述柵極絕緣膜(20)上以圍繞所述柵電極(30)；

緩沖膜(51)，所述緩沖膜包含Ti和N并且不包含Al；

源電極(52)，所述源電極包含Ti、Al和Si，所述源電極被形成為從所述襯底(10)的所述表面(10A)延伸到所述層間絕緣膜(40)的上表面；

源極區(15)，所述源極區包括所述襯底(10)的所述表面(10A)，并且具有第一導電類型；以及

接觸區(16)，所述接觸區包括所述襯底(10)的所述表面(10A)，并且具有第二導電類型，

所述緩沖膜(51)被形成在接觸孔的側壁表面(80A)上并且與所述側壁表面(80A)相接觸，所述接觸孔的所述側壁表面是由所述層間絕緣膜(40)和所述柵極絕緣膜(20)來形成的，并且

所述源電極(52)被堆疊在所述側壁表面(80A)上的所述緩沖膜(51)上，并且與在所述襯底(10)的所述表面上的所述源極區和所述接觸區相接觸。

2.根據權利要求1所述的半導體器件，其中，所述緩沖膜由TiN制成。

3.根據權利要求1或2所述的半導體器件，其中，所述緩沖膜具有不小于0.025μm且不大于0.15μm的厚度。

4.一種制造半導體器件的方法，包括以下步驟：

制備由碳化硅制成的襯底；

在所述襯底的表面上形成源極區(15)和接觸區(16)，所述源極區(15)具有第一導電類型，所述接觸區(16)具有第二導電類型；

在所述襯底的所述表面上形成柵極絕緣膜；

在所述柵極絕緣膜上形成柵電極；

在所述柵極絕緣膜上形成層間絕緣膜以圍繞所述柵電極；

離開所述柵電極形成接觸孔以便延伸穿過所述層間絕緣膜和所述柵極絕緣膜，并且暴露所述襯底的所述表面；

在所述接觸孔的側壁表面上并且與所述側壁表面接觸地形成緩沖膜，所述緩沖膜包含Ti和N并且不包含Al，其中，所述接觸孔的所述側壁表面是由所述層間絕緣膜和所述柵極絕緣膜來形成的；以及

在形成所述緩沖膜之后，形成源電極，所述源電極包含Ti、Al以及Si并且被形成為從所述襯底(10)的所述表面(10A)延伸到所述層間絕緣膜(40)的上表面，所述源電極被堆疊在所述側壁表面上的所述緩沖膜上、并且與在通過形成所述接觸孔而暴露的所述襯底的所述表面上的所述源極區和所述接觸區相接觸。

5.根據權利要求4所述的制造半導體器件的方法，其中，形成所述源電極的步驟包括以下步驟：

形成金屬膜，在所述金屬膜中依次堆疊第一金屬層、第二金屬層以及第三金屬層，所述第一金屬層包含Ti，所述第二金屬層被形成在所述第一金屬層上并且與所述第一金屬層接觸，并且所述第二金屬層包含Al，所述第三金屬層被形成在所述第二金屬層上并且與所述第二金屬層接觸，并且所述第三金屬層包含Si；以及

通過加熱所述金屬膜形成所述源電極。

6.根據權利要求4所述的制造半導體器件的方法，其中，形成所述源電極的步驟包括以下步驟：

形成金屬膜，在所述金屬膜中混合Ti、Al和Si；以及

通過加熱所述金屬膜形成所述源電極。

7.根據權利要求4至6中的任一項所述的制造半導體器件的方法，其中，在形成所述緩沖膜的步驟中形成的所述緩沖膜由TiN制成。

8.根據權利要求4至6中的任一項所述的制造半導體器件的方法，其中，在形成所述緩沖膜的步驟中形成的所述緩沖膜具有不小于0.025μm且不大于0.15μm的厚度。