[發明專利]用于減少應力半導體化合物中的穿透位錯的外延技術

有效

• 申請號: 201380013532.2
• 申請日: 2013-02-01
• 公開（公告）號: CN104160479B
• 公開（公告）日: 2019-04-30
• 發明（設計）人: 孫文紅;R·杰因;楊錦偉;M·S·沙特洛娃;A·杜博爾因斯基;R·格斯卡;M·舒爾
• 申請（專利權）人: 傳感器電子技術股份有限公司
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L33/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 袁玥

1.一種制造半導體結構的方法，該方法包括：

使用一組外延生長周期在基板上生長多個半導體層，其中每個外延生長周期包括：

外延生長具有拉伸應力或壓縮應力中的一個的第一半導體層；和

直接在第一半導體層上外延生長具有拉伸應力或壓縮應力中的另一個的第二半導體層，其中所述第一半導體層和第二半導體層由含鋁的III-V族材料形成，其中所述第一半導體層的所述III-V族材料中的鋁的摩爾份數和所述第二半導體層的所述III-V族材料中的鋁的摩爾份數差出不大于約百分之五，其中用于第一半導體層和第二半導體層的一組生長條件之間的差異導致第一半導體層和第二半導體層之間的界面的面積的至少百分之十具有剪應力，該剪應力大于在具有0.01％的晶格失配的兩個III族氮化物半導體層之間存在的剪應力。

2.如權利要求1所述的方法，其中所述第一半導體層和第二半導體層由III族氮化物材料形成，并且其中所述第一半導體層和第二半導體層中每個的厚度在1和50微米之間。

3.如權利要求1所述的方法，所述制造進一步包括：在生長所述多個半導體層之前，直接在基板上生長緩沖層，其中所述第一半導體層直接在所述緩沖層上生長。

4.如權利要求3所述的方法，其中所述生長所述緩沖層使用500和1200攝氏度之間的生長溫度和每小時0.01微米和10微米之間的生長速率。

5.如權利要求1所述的方法，其中每個外延生長動作使用：每分鐘0.1和200微摩爾之間的III族前體流速；100和1000標準立方厘米每分鐘(SCCM)之間的氮前體流速；和1和760托之間的壓力。

6.如權利要求1所述的方法，其中所述外延生長所述第一半導體層使用：10和1000之間的V族前體與III族前體的摩爾比(V/III比)；500和1800攝氏度之間的生長溫度；和1和760托之間的壓力。

7.如權利要求1所述的方法，其中所述第一半導體層和第二半導體層具有至少0.05％的晶格失配。

8.如權利要求1所述的方法，其中在所述外延生長所述第一半導體層期間使用的V族前體與III族前體的摩爾比和在所述外延生長所述第二半導體層期間使用的V族前體與III族前體的摩爾比差出至少百分之十。

9.如權利要求1所述的方法，其中所述外延生長所述第一半導體層和外延生長所述第二半導體層使用的生長速率差出至少百分之十。

10.如權利要求1所述的方法，其中所述外延生長所述第一半導體層和外延生長所述第二半導體層使用相同的生長溫度。

11.如權利要求1所述的方法，其中所述外延生長所述第一半導體層和所述外延生長所述第二半導體層使用的生長溫度在以攝氏度測量時差出至少百分之二。

12.如權利要求1所述的方法，其中所述第一半導體層和第二半導體層中每個的厚度大于避免贗晶生長的臨界厚度。

13.如權利要求1所述的方法，其中所述生長所述多個半導體層使用多個外延生長周期，并且其中所述拉伸應力或所述壓縮應力中的至少一個從一個外延生長周期到另一個外延生長周期改變。

14.如權利要求1所述的方法，其中所述生長所述多個半導體層進一步包括在外延生長所述第二半導體層之前在所述第一半導體層的表面上形成圖案。