[發明專利]PCI高速地址解碼的方法

有效

• 申請號: 201380012163.5
• 申請日: 2013-02-25
• 公開（公告）號: CN104169897B
• 公開（公告）日: 2016-11-16
• 發明（設計）人: I·格拉諾維斯基;E·阿達
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F13/20
• 分類號: G06F13/20;G06F13/38;G06F9/45
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅;辛鳴

技術領域

本發明涉及數據通信領域，并且更特別地涉及一種利用目標函數數據查找表的快速PCIe多功能設備地址解碼的裝置和方法。

背景技術

外圍部件互聯高速(PCIe)是被設計用于舊的PCI、PCI-X和AGP總線標準的計算機擴展卡標準。PCIe標準的當前版本支持硬件I/O虛擬化。PCIe基于點對點拓撲，其中分離的串行鏈路將每個設備連接到根聯合體(root?complex)(主機)。PCIe總線鏈路支持在任何兩個端點(endpoint)之間的全雙工通信，而對跨多個端點的并發訪問沒有限制。PCIe通信被封裝在分組中，其中對數據和狀態消息流量分組化和解分組化的工作由PCIe端口的事務層處理。

發明內容

因此，根據本發明提供了一種PCI高速(PCIe)地址解碼的方法，該方法包括：在PCIe主機中提供查找表，查找表操作用于執行從地址范圍向目標函數的映射；以及利用查找表，向PCIe端點發送地址和建議的目標函數；在PCIe端點利用建議的目標函數對接收的地址解碼；以及核實建議的目標函數信息。

還根據本發明提供了一種用于在PCI高速(PCIe)主機中使用的PCIe地址解碼的方法，該方法包括：接收PCIe請求，每個PCIe請求具有地址；根據每個所述地址確定目標設備函數；以及向被發布給PCIe端點的請求指派目標函數。

還根據本發明提供了一種用于在PCI高速(PCIe)主機中使用的PCIe地址解碼的方法，該方法包括：在PCIe總線初始化階段期間掃描PCIe設備和函數；向函數指派地址范圍；以及構建向目標函數映射地址范圍的查找表。

還根據本發明提供了一種用于在PCI高速(PCIe)主機中使用的PCIe地址解碼的方法，該方法包括：接收來自PCIe主機的讀取/寫入請求分組；確定請求分組是否包括建議的目標函數數據；以及如果是的話，驗證在所述分組中接收的所述目標函數數據。

附圖說明

在此僅通過示例的方式參考附圖描述本發明，在附圖中：

圖1是圖示了示例PCIe網絡的框圖，該PCIe網絡并入了本發明的PCIe快速地址解碼機制；

圖2是圖示了用于PCIe端點中的地址解碼的第一示例并行方式的示圖；

圖3是圖示了用于PCIe端點中的地址解碼的第一示例依序方式的示圖；

圖4是圖示了用于PCIe端點中的地址解碼的第三示例并行解碼數據方式的示圖；

圖5是圖示了本發明的PCIe快速地址解碼方法的流程圖。

具體實施方式

對PCI高速(PCIe)標準的當前增強(比如交替請求者ID解譯(ARI)和單根I/O虛擬化(SR-IOV))在單個PCIe上引入了提高了水平的多功能應用集成。此類應用利用在被實施于設備上的各種函數之間共享的到主機的共同PCIe連接。在圖1中示出了圖示了示例PCIe網絡的系統視圖，該PCIe網絡并入了本發明的PCIe快速地址解碼機制。

被一般地識別為10的系統包括PCI主機12、PCIe交換機22和多個PCIe端點24。PCIe交換機22經由PCI鏈路20連接到PCIe主機和端點。PCIe主機12包括一個或者多個處理器核14和包括到函數映射表18的地址的PCIe根聯合體16。PCIe端點24包括地址解碼電路26、多個函數0、1、…N28和多個配置空間29。

每個函數28實施其自己的PCIe配置29，該PCIe配置29提供在函數的操作之上的標準控制手段。函數的配置空間邏輯的大部分致力于配置和控制向這一函數指派的地址區域。每個傳入事務穿過地址解碼邏輯以便確定目標設備。PCIe標準允許地址空間指派和編程中的重要靈活性，從而導致針對每個函數需要的復雜地址解碼邏輯。

利用提高了水平的多功能應用集成，邏輯設計者在實施快速和高效的地址解碼中面對挑戰。一種方式是執行如在圖2中所示的并行解碼方式。被一般地引用為30的該并行方案包括多個配置空間F0、F1、…、Fn34、BAR解碼器32和RX地址信息38。RX地址被同時向所有BAR解碼器應用以生成解碼的函數/BAR36。

利用并行解碼方式，PCI端點設備針對每個函數實施專用的解碼邏輯(BAR解碼器)。在單個步驟中為所有函數并行執行地址解碼。這種方式要求使用許多解碼邏輯實例，從而導致具有潛在的控制信號路由問題的非常大的解碼邏輯尺寸。