[發明專利]內建自測試以及修復裝置及方法

有效

• 申請號: 201380011981.3
• 申請日: 2013-01-08
• 公開（公告）號: CN104412327B
• 公開（公告）日: 2019-02-12
• 發明（設計）人: 本迪克·克萊韋蘭;迪帕克·K·西克達爾;拉杰什·喬普拉;杰伊·帕特爾
• 申請（專利權）人: 默思股份有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 沈錦華

1.一種集成電路裝置IC，其包括：

主存儲器，其包括多個存儲器單元；

暫時存儲器；

后臺內建自測試模塊BBISTM，其經配置以選擇所述主存儲器的一部分作為目標受測試存儲器TMUT、將來自所述TMUT的數據高速緩存到所述暫時存儲器中，且對所述TMUT施加測試；及

仲裁器，其耦合到所述主存儲器及所述BBISTM，所述仲裁器經配置以在外部存取指向所述TMUT時提供對所述暫時存儲器的存取，且在所述外部存取指向主存儲器中除所述TMUT以外的地址時提供對所述主存儲器的存取；

其中所述BBISTM在所述IC于現場操作期間操作以執行外部存取時同時操作。

2.根據權利要求1所述的IC，其進一步包括：

存儲器存取控制器MAC；且

其中：

所述BBISTM執行BIST操作；

所述MAC執行外部存??；且

所述BIST操作與所述外部存取交錯。

3.根據權利要求2所述的IC，其中所述BBISTM在所述MAC于現場操作期間執行對所述主存儲器的外部存取時對所述主存儲器執行BIST操作。

4.根據權利要求3所述的IC，其中所述BBISTM執行BIST操作與所述MAC執行外部存取是并行地。

5.根據權利要求3所述的IC，其中所述BIST操作與所述存儲器存取交錯。

6.根據權利要求1所述的IC，其進一步包括：

冗余存儲器，其耦合到所述主存儲器，所述冗余存儲器用于在生產測試期間修復所述主存儲器。

7.根據權利要求6所述的IC，其中：

所述冗余存儲器耦合到所述BBISTM；且

所述BBISTM在所述IC于所述現場操作期間操作以執行對冗余存儲器的外部存取時同時操作。

8.根據權利要求6所述的IC，其中：

所述BBISTM操作以對冗余存儲器執行BIST操作與MAC對主存儲器或暫時存儲器執行外部存取是并行的。

9.根據權利要求6所述的IC，其進一步包括：

映射表，其耦合到所述仲裁器，所述映射表用于存儲所述TMUT及所述冗余存儲器的地址以供與到來的外部存取的地址進行比較。

10.根據權利要求6所述的IC，其進一步包括：

后臺內建自修復模塊BBISRM，其經配置以通過如下方式來修復所述TMUT的一部分：

將用于所述TMUT的所述部分的經高速緩存數據存儲到所述冗余存儲器的選定部分中；以及

將所述TMUT的所述部分的存儲器地址映射到所述冗余存儲器的所述選定部分的存儲器地址。

11.根據權利要求10所述的IC，其中所述仲裁器經配置以：

接收具有存儲器地址的寫入或讀取存取存儲器請求；以及

如果所述存取存儲器請求的所述存儲器地址匹配映射到所述冗余存儲器的所述部分的所述TMUT的經修復部分，則對所述冗余存儲器執行所述寫入或讀取存取。

12.根據權利要求10所述的IC，其進一步包括：

全局位注冊表GBR，其中所述BBISTM進一步經配置以：

識別所述TMUT的易受亂真數據錯誤影響的弱位；

將所述TMUT的所述存儲器地址作為全局存儲器地址寫入到所述GBR中；

將所述全局存儲器地址的所述弱位的位識別符寫入到所述GBR中；以及

將所述弱位的正確位值寫入到所述GBR中，以使得所述弱位的所述位識別符及所述弱位的所述正確位值與所述全局存儲器地址相關聯。