[實用新型]一種基于FPGA、ARM架構(gòu)的衛(wèi)星導(dǎo)航抗干擾電路

有效

• 申請?zhí)枺?/td>: 201320847857.8
• 申請日: 2013-12-22
• 公開（公告）號: CN203720355U
• 公開（公告）日: 2014-07-16
• 發(fā)明（設(shè)計）人: 齊彩利;王朝勛;柴彩娟;劉魏成;張剛;于大蔚;張敬明;陳大愷
• 申請（專利權(quán)）人: 天津七六四通信導(dǎo)航技術(shù)有限公司
• 主分類號: G01S19/21
• 分類號: G01S19/21
• 代理公司: 天津中環(huán)專利商標代理有限公司 12105
• 代理人: 胡京生

技術(shù)領(lǐng)域

???本實用新型涉及一種基于FPGA、ARM架構(gòu)的衛(wèi)星導(dǎo)航抗干擾電路，是基于FPGA、ARM硬件平臺的北斗B3頻點的數(shù)字抗干擾電路，用于一種衛(wèi)星導(dǎo)航抗干擾天線。

背景技術(shù)

???“北斗二號”是我國自行研制的衛(wèi)星導(dǎo)航系統(tǒng)，能夠向用戶提供高精度的導(dǎo)航、定位和授時服務(wù)。北斗B3頻點的衛(wèi)星信號在軍用領(lǐng)域得到更加廣泛的應(yīng)用。但由于衛(wèi)星信號功率非常微弱，極易受到各種潛在的有意或者無意的干擾，從而影響其導(dǎo)航、定位和授時的精確性，因此衛(wèi)星導(dǎo)航系統(tǒng)抗干擾技術(shù)成為必需解決的問題。

發(fā)明內(nèi)容

鑒于現(xiàn)有技術(shù)的現(xiàn)狀及發(fā)展需要，本實用新型提供一種基于FPGA、ARM架構(gòu)的衛(wèi)星導(dǎo)航抗干擾電路。

?????????本實用新型為實現(xiàn)上述目的，所采取的技術(shù)方案是：一種基于FPGA、ARM架構(gòu)的衛(wèi)星導(dǎo)航抗干擾電路，其特征在于：包括AD轉(zhuǎn)換器、DA轉(zhuǎn)換器、時鐘功分器、FPGA、NORFLASH、SDRAM、NANDFLASH、ARM、RS422接口電路、RS232接口電路、復(fù)位電路、電源電路，所述DA轉(zhuǎn)換器、時鐘功分器和四個AD轉(zhuǎn)換器分別與FPGA連接，所述FPGA通過ARM分別與RS422接口電路、RS232接口電路、復(fù)位電路連接，SDRAM和NORFLASH分別與FPGA、ARM連接，所述NANDFLASH與ARM連接，所述時鐘功分器分別與四個AD轉(zhuǎn)換器連接，所述電源電路為整個電路提供3.3V、1.8V、1.2V三種電源電壓。

本實用新型的特點是：本實用新型與一種衛(wèi)星導(dǎo)航抗干擾天線的其他射頻模塊組合一起對抗來自三個方向的壓制性干擾。具有體積小，功耗低、通用性強等特點，可以適應(yīng)多個項目的需求。信號處理部分采取單FPGA和單ARM的方案，不僅節(jié)約了資源，降低了成本，而且減少了電路板布板的壓力，為衛(wèi)星導(dǎo)航抗干擾天線的結(jié)構(gòu)設(shè)計留出了較大的空間。處理器選擇市面上主流的FPGA和ARM芯片，滿足了項目需求，又降低了開發(fā)難度。

附圖說明

圖1為本實用新型的電路連接框圖。

具體實施方式

如圖1所示，一種基于FPGA、ARM架構(gòu)的衛(wèi)星導(dǎo)航抗干擾電路，包括AD轉(zhuǎn)換器、DA轉(zhuǎn)換器、時鐘功分器、FPGA、NORFLASH、SDRAM、NANDFLASH、ARM、RS422接口電路、RS232接口電路、復(fù)位電路、電源電路，?DA轉(zhuǎn)換器、時鐘功分器和四個AD轉(zhuǎn)換器分別與FPGA連接，?FPGA通過ARM分別與RS422接口電路、RS232接口電路、復(fù)位電路連接，SDRAM和NORFLASH分別與FPGA、ARM連接，所述NANDFLASH與ARM連接，所述時鐘功分器分別與四個AD轉(zhuǎn)換器連接，電源電路為整個電路提供3.3V、1.8V、1.2V三種電源電壓。

工作原理：此衛(wèi)星導(dǎo)航抗干擾單元接收46.52MHz的中頻信號，采用FPGA和ARM架構(gòu)，實現(xiàn)對北斗衛(wèi)星信號的抗干擾處理，再將處理后的數(shù)據(jù)通過DA轉(zhuǎn)換成模擬信號輸出?？膳c一種衛(wèi)星導(dǎo)航抗干擾天線的其他射頻模塊組合一起對抗來自三個方向的壓制性干擾。

AD轉(zhuǎn)換器選用兩片16位的AD9268BCPZ-125，模擬信號由外部輸入，輸出的16位數(shù)字信號送給FPGA處理；

FPGA選用Xilinx公司Spartan-6?系列型號為XC6SLX150-3FGG484I的芯片。

抗干擾算法主要通過FPGA來實現(xiàn)。

ARM選用NXP?Semiconductors公司型號為LPC3250FET296的芯片。其與NAND?FLASH、電平轉(zhuǎn)換芯片、復(fù)位電路等連接。ARM主要實現(xiàn)參數(shù)設(shè)置等功能；

DA轉(zhuǎn)換器選用AD公司型號為AD9744ACP的芯片，將經(jīng)過抗干擾算法處理的數(shù)字信號轉(zhuǎn)換為模擬信號后輸出。