[實用新型]一種集成共模電感的封裝結構

有效

• 申請號: 201320835534.7
• 申請日: 2013-12-18
• 公開（公告）號: CN203644754U
• 公開（公告）日: 2014-06-11
• 發明（設計）人: 卞新海;郭洪巖;張黎;陳錦輝;賴志明
• 申請（專利權）人: 江陰長電先進封裝有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/64
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 彭英

技術領域

本實用新型涉及一種集成共模電感的封裝結構，屬于半導體封裝技術領域。

背景技術

EMI濾波器主要使用共模電感器，復雜的EMI（電磁干擾）環境、高集成化、高功率密度，決定了EMI濾波器低損耗、模塊化、扁平化是發展前景。而傳統繞線共模電感包括導磁體和漆包線線圈，導磁體呈圓柱形、工字形、環形等，漆包線線圈繞制于導磁體的外面形成線圈，常用工業標準0805和0603尺寸，因此傳統繞線共模電感存在體積大、形狀難于實現扁平等缺點，影響了EMI濾波器的進一步發展。

傳統繞線共模電感為分立器件，其線圈通常是以人工方式繞制在導磁體上，該制造工藝無法保證產品性能參數的一致性；同時共模電感需要的兩組線圈存在的差異，可能導致高頻下共模電感損耗較大，降低了EMI濾波器的性能。

發明內容

承上所述，本實用新型的目的在于克服上述傳統共模電感的不足，提供一種體積小、呈扁平狀、性能參數一致性的集成共模電感的封裝結構，以降低高頻下共模電感損耗，提高EMI濾波器的性能。

本實用新型的目的是這樣實現的：

一種集成共模電感的封裝結構，包括平面狀的電感線圈，所述電感線圈的線寬小于線距，所述電感線圈包括上下分布的上層電感線圈和下層電感線圈，

在所述上層電感線圈的內端口和外端口處分別設置與上層電感線圈垂直向上連接的上層金屬柱，所述上層金屬柱的端面設置金屬柱保護層；

在所述下層電感線圈的內端口和外端口處分別設置與下層電感線圈垂直連接的下層金屬柱，所述下層金屬柱的垂直方向與上層金屬柱的垂直方向相同或相反，所述下層金屬柱的端面設置金屬柱保護層；

所述上層電感線圈和下層電感線圈的繞制方向、匝數、線寬、線距均分別一致且在垂直方向上無重疊部分。

可選地，所述上層電感線圈和下層電感線圈均呈螺旋狀。

可選地，所述下層電感線圈的厚度與上層電感線圈的厚度相等。

可選地，所述下層電感線圈與上層電感線圈緊鄰分布。

可選地，所述下層電感線圈與上層電感線圈之間設置介電層。

可選地，所述金屬柱保護層的表面設置焊球。

可選地，所述塑封層包括至少兩層以上。

可選地，所述上層電感線圈和上層金屬柱塑封于一層塑封層內，所述下層電感線圈和下層金屬柱塑封于另一層塑封層內。

可選地，所述下層金屬柱垂直下層電感線圈向上，所述上層電感線圈、上層金屬柱和下層金屬柱塑封于一層塑封層內，所述下層電感線圈塑封于另一層塑封層內。

本實用新型一種集成共模電感的封裝結構采用半導體工藝和塑封工藝完成，能夠大幅度減小共模電感的尺寸，并使集成共模電感的性能參數保證一致性。

本實用新型的有益效果是：

由于采取半導體工藝，大幅度減小了共模電感的尺寸，結合塑封工藝形成的扁平形狀，有助于提高EMI濾波器的集成度；在制作過程中避免了人為因素的影響，能夠使集成共模電感的性能參數保證一致性，降低了高頻下共模電感損耗，提高了EMI濾波器的性能。

附圖說明

圖1為本實用新型一種集成共模電感的封裝結構的實施例的示意圖；

圖2為圖1實施例一的A-A剖面的放大的示意圖；

圖3為圖1實施例二的A-A剖面的放大的示意圖；

圖4為圖1實施例三的A-A剖面的放大的示意圖；

圖5為圖1實施例三的A-A剖面的放大的示意圖；

圖中：

電感線圈100

上層電感線圈110

下層電感線圈120

上層金屬柱210

下層金屬柱220

塑封層300

上層塑封層310

下層塑封層320

金屬柱保護層410

金屬柱保護層420

焊球510、520

介電層600。

具體實施方式