[實(shí)用新型]基于現(xiàn)場可編程門陣列實(shí)現(xiàn)的單板系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201320817379.6
• 申請日: 2013-12-11
• 公開（公告）號: CN203689503U
• 公開（公告）日: 2014-07-02
• 發(fā)明（設(shè)計(jì)）人: 李樺林;李清俊;徐寧
• 申請（專利權(quán)）人: 杭州海康威視數(shù)字技術(shù)股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 北京德琦知識產(chǎn)權(quán)代理有限公司 11018
• 代理人: 周華霞;王麗琴

1.一種基于現(xiàn)場可編程門陣列實(shí)現(xiàn)的單板系統(tǒng)，其特征在于，該單板系統(tǒng)包括一片閃存FLASH芯片、一片主FPGA和至少一片從FPGA芯片；所述FLASH芯片與主FPGA芯片連接，存儲主FPGA芯片和從FPGA芯片的配置程序；主FPGA芯片與FLASH芯片連接，還與從FPGA芯片連接，主FPGA芯片從FLASH芯片中讀取從FLASH芯片的配置程序，發(fā)送給相應(yīng)從FPGA芯片；從FPGA芯片與主FPGA芯片連接，接收主FPGA芯片發(fā)送的配置程序，運(yùn)行配置程序。

2.如權(quán)利要求1所述的單板系統(tǒng)，其特征在于，所述主FPGA芯片包括從FLASH芯片中讀取自身的配置程序并運(yùn)行配置程序的主片處理邏輯器，還包括從FLASH芯片中讀取從FLASH芯片的配置程序并發(fā)送給相應(yīng)從FPGA芯片的從片F(xiàn)PGA配置邏輯器。

3.如權(quán)利要求2所述的單板系統(tǒng)，其特征在于，所述從片F(xiàn)PGA配置邏輯器包括：按照順序確定進(jìn)行配置的指定從FPGA芯片的配置系統(tǒng)控制器，從FLASH芯片中讀取關(guān)于指定從FPGA芯片的配置程序后寫入數(shù)據(jù)緩存區(qū)的FLASH讀控制器，對配置程序進(jìn)行緩存的數(shù)據(jù)緩存區(qū)，從數(shù)據(jù)緩存區(qū)讀取關(guān)于指定從FPGA芯片的配置程序的配置控制器，還包括從配置控制器獲取關(guān)于指定從FPGA芯片的配置程序并發(fā)送給相應(yīng)從FPGA芯片的片選器；

配置系統(tǒng)控制器與FLASH讀控制器連接，還與配置控制器和片選器連接；配置系統(tǒng)控制器按照順序確定進(jìn)行配置的指定從FPGA芯片，將指定從FPGA芯片發(fā)送給片選器和配置控制器，將指定從FPGA芯片對應(yīng)的數(shù)據(jù)地址發(fā)送給FLASH讀控制器；

FLASH讀控制器與配置系統(tǒng)控制器和數(shù)據(jù)緩存區(qū)連接，還與FLASH芯片連接；FLASH讀控制器按照接收的數(shù)據(jù)地址，從FLASH芯片中的讀取配置程序，寫入數(shù)據(jù)緩存區(qū)；

數(shù)據(jù)緩存區(qū)與FLASH讀控制器和配置控制器連接，將FLASH讀控制器寫入的配置程序發(fā)送給配置控制器；

配置控制器與配置系統(tǒng)控制器連接，還與數(shù)據(jù)緩存區(qū)連接；接收來自配置系統(tǒng)控制器的指定從FPGA芯片，從數(shù)據(jù)緩存區(qū)讀取關(guān)于指定從FPGA芯片的配置程序，發(fā)送給片選器；

片選器與從FPGA芯片連接，還與配置系統(tǒng)控制器和配置控制器連接，接收來自配置系統(tǒng)控制器的指定從FPGA芯片，接收來自配置控制器的關(guān)于指定從FPGA芯片的配置程序，發(fā)送給與指定從FPGA芯片對應(yīng)的從FPGA芯片。

4.如權(quán)利要求2所述的單板系統(tǒng)，其特征在于，所述從片F(xiàn)PGA配置邏輯器包括：FLASH讀控制器、配置系統(tǒng)控制器、至少一個數(shù)據(jù)緩存區(qū)和至少一個配置控制器，每個配置控制器與一個從FPGA芯片連接，每個配置控制器還與一個數(shù)據(jù)緩存區(qū)連接，每個數(shù)據(jù)緩存區(qū)與FLASH控制器連接；

配置系統(tǒng)控制器與FLASH讀控制器連接，還與配置控制器連接；配置系統(tǒng)控制器按照突發(fā)數(shù)據(jù)長度確定各從FPGA芯片對應(yīng)的數(shù)據(jù)地址，輪流將確定的關(guān)于所有從FPGA芯片的讀取信息依次發(fā)送給FLASH讀控制器，讀取信息包括數(shù)據(jù)地址及相應(yīng)的指定從FPGA芯片，并將與當(dāng)前進(jìn)行讀取的指定從FPGA芯片對應(yīng)的控制信號發(fā)送給配置控制器；

FLASH讀控制器與配置系統(tǒng)控制器連接，還與FLASH芯片和每個數(shù)據(jù)緩存區(qū)連接；FLASH讀控制器按照接收的數(shù)據(jù)地址，從FLASH芯片中讀取配置程序，寫入與指定從FPGA芯片對應(yīng)的數(shù)據(jù)緩存區(qū)；

數(shù)據(jù)緩存區(qū)與FLASH讀控制器和配置控制器連接，將FLASH讀控制器寫入的配置程序發(fā)送給配置控制器；

配置控制器與數(shù)據(jù)緩存區(qū)連接，還與配置系統(tǒng)控制器和相應(yīng)的從FPGA芯片連接；接收來自配置系統(tǒng)控制器的控制信號，從相連的數(shù)據(jù)緩存區(qū)讀取配置程序，發(fā)送給相連的從FPGA芯片。