[實用新型]一種基于FPGA實現8通道收發串口的高速板卡有效

申請號：	201320809668.1	申請日：	2013-12-07
公開（公告）號：	CN203673473U	公開（公告）日：	2014-06-25
發明（設計）人：	張鵬泉;李羚梅;曹曉冬;馬彪;李柬;范玉進;褚孝鵬;夏爽;張波	申請（專利權）人：	天津光電通信技術有限公司
主分類號：	G06F13/20	分類號：	G06F13/20
代理公司：	天津中環專利商標代理有限公司 12105	代理人：	王鳳英
地址：	300211***	國省代碼：	天津;12
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種基于 fpga 實現通道收發串口高速板卡
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

?????本實用新型涉及通信、測控設備，特別涉及一種基于FPGA實現8通道收發串口的高速板卡。

背景技術

目前，隨著通信技術的發展，通信、測控設備電路的各電路板之間、器件之間的通信越來越多，因而對板級通信速度要求也越來越高?。PCI?express高速串行總線技術是應用于計算機和通信領域外圍設備互聯的第三代技術。在計算機領域，第一代總線技術包括ISA、EISA和VESA，第二代總線技術包括PCI、AGP和PCI-X。當前通信、測控設備電路的通信的存儲速度、存儲容量、信息的安全性、可恢復性等方面的需求對傳統的數據記錄系統有了更高的要求。

發明內容

?????鑒于通信、測控設備電路的各電路板之間通信對高速板卡提出的需求，本實用新型提供一種基于FPGA實現8通道收發串口的高速板卡。本設計由FPGA直接連接8通道收發串口的高速板卡，滿足PCI?Express1.1協議標準要求，單向最大數率2.5Gbps，×8理論可支持最大傳輸帶寬200MB/s×8，即1.6GB/s。

PCI?Express總線時采用的是低電壓差分信號（LVDS）技術，它是一種低電壓、小擺幅的差分信號技術，可以實現點對點或一點對多點的連接。由于它采用了差分方式傳送數據，所以有著比單端傳輸方式更強的共模噪聲抑制能力，同時還具有低功耗、低誤碼率、低串擾和低輻射等特點。基于FPGA的PCI-E高速板卡，具有良好的硬件平臺適應性；?FPGA芯片設計應采用標準硬件描述語言設計，驅動程序應采用標準C語言設計的可移植性，適于網路、服務器和終端高速傳輸等應用。

本實用新型是通過這樣的技術方案實現的：一種基于FPGA實現8通道收發串口的高速板卡，其特征在于：包括PCIE連接器和FPGA芯片，FPGA芯片包括PCIE?IP核電路、CDMA單元、傳輸控制單元和外圍接口單元控制模塊，其中：PCIE連接器與上位機雙向連接，PCIE連接器通過用于接收信號的8對差分串口、用于發送信號的8對差分串口、用于參考差分時鐘信號的PCI-E接口以及電源分別與FPGA芯片內部的PCIE?IP核電路雙向連接，PCIE?IP核電路與CDMA單元雙向連接，CDMA單元與傳輸控制單元雙向連接，傳輸控制單元與外圍接口雙向連接。

本實用新型的優點及有益效果是，通信系統中的網路、服務器和終端等所有的上位機由基于FPGA的PCI-E?X8高速板卡連接，既可以完成上位機對外圍設備的信號指令高速傳輸，也可以通過外圍設備迅速的反饋給主控上位機。在以PCI?Express1.1總線通信的系統中，通過在主設備中采用本實用新型，可以極大地提高上位機和外圍設備的通信速度。

附圖說明

????圖1.是本實用新型總體連接原理示意圖；

圖2是本實用新型的PCI-E接口原理圖。

具體實施方式

????為了更清楚的理解發明，結合附圖和實施例詳細描述：

參照圖1和圖2，基于FPGA實現8通道收發串口的高速板卡用于通信系統的上位機和板卡之間的通信，將上位機通過高速并口連接一個FPGA，經驅動FPGA內部的PCI-E?IP核電路，經CDMA單元、傳輸控制單元和外圍接口單元控制模塊通過擴展口與外圍總線實現通信，完成PCI-E?X8高速板卡的通信功能。

上位機和FPGA之間采用PCI-E總線進行通信，具有8通道的串口通信能力；根據PCI?Express1.1協議標準要求，本實用新型上位機和FPGA之間的串口通信采用如下定義：

RX_P0-P7/N0-N7：8對差分串口接收信號；

TX_P0-P7/N0-N7：8對差分串口發送信號；

REFCLK_P/N：PCI-E接口參考差分時鐘信號；

PERST#：電源準備好信號。

?????FPGA擴展的PCI-E端口在FPGA端口配置時需要將相應的管腳的電平選擇為1.2V?PCML電平模式。