[實用新型]基于FPGA的網絡數據卡

有效

• 申請號: 201320807587.8
• 申請日: 2013-12-09
• 公開（公告）號: CN203708283U
• 公開（公告）日: 2014-07-09
• 發明（設計）人: 袁寶弟;王永忠;陸翰;金睿
• 申請（專利權）人: 無錫市同威科技有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 殷紅梅

技術領域

本實用新型涉及一種數據卡，尤其是一種基于FPGA的網絡數據卡，具體地說是利用FPGA傳輸基于IPV4/IPV6協議的網絡數據卡。

背景技術

IPV4（Internet?Protocol?version?4）是目前的全球因特網所采用的協議族是TCP/IP協議族。IP是TCP/IP協議族中網絡層的協議，是TCP/IP協議族的核心協議。IPV6（Internet?Protocol?Version?6）是IETF（互聯網工程任務組，Internet?Engineering?Task?Force）設計的用于替代現行版本IP協議（IPV4）的下一代IP協議。

雙棧是指一個基站語音和上網使用兩個不同的協議棧，雙協議棧技術（DualStack）是在設備上（如一個主機或一個路由器）同時啟用IPV4協議和IPV6協議的協議棧。

現有的網絡數據傳輸均是在上位機內完成，在發送數據時，采用同時組建IPV4和IPV6數據包，再依次發送，若發送成功，則立即返回發送初始狀態。若兩種數據包均發送不通，則可判斷為網絡故障。現有的網絡數據傳輸方法在實際驗證中可行，在目標服務器支持IPV4協議的情況下能立即發送出數據，在IPV4協議不能通信的情況下，則一般需要延遲50ms發送出基于IPV6協議的數據包。

在IPV4協議情況下，若數據包為64位，則4個時鐘周期（每個時鐘周期4納秒）可完成發送。若數據包較大，則每增加8個字節，需要多兩個時鐘周期來完成數據發送。

數據接收時，先判斷數據頭的協議號，再根據協議號進入不同的狀態機解析接收到的數據。然后接收算法能對接收到的數據立即做出處理，提高了接收速度。一般一個64位的數據包在2個時鐘周期（每個周期4納秒）即可接收完成，若數據包較大，則每4個字節，需要多一個時鐘周期來接收。

因此，現有的數據傳輸方法需要占據上位機的處理工作量及處理速度，不能適應現在網絡數據傳輸的要求。

發明內容

本實用新型的目的是克服現有技術中存在的不足，提供一種基于FPGA的網絡數據卡，其結構緊湊，能實現對IPV4/IPV6網絡數據的傳輸，提高傳輸效率，適應范圍廣，安全可靠。

按照本實用新型提供的技術方案，所述基于FPGA的網絡數據卡，包括卡板，所述卡板上設有FPGA芯片，所述FPGA芯片內設有IPV4-IPV6協議解析模塊；所述IPV4-IPV6協議解析模塊通過FPGA芯片內的發送緩存、接收緩存分別與卡板上的PCIE?X8總線接口、TEMAC管理模塊連接，所述TEMAC管理模塊與RJ45接口連接。

所述發送緩存包括第一發送緩存及第二發送緩存，所述接收緩存包括第一接收緩存及第二接收緩存，IPV4-IPV6協議解析模塊通過第一發送緩存、第二接收緩存與PCIE?X8總線接口連接，且IPV4-IPV6協議解析模塊通過第二發送緩存、第一接收緩存與TEMAC管理模塊連接。

所述PCIE?X8總線接口與Socket端口連接。

本實用新型的優點：在卡板上設置FPGA芯片、PCIE總線接口以及TEMAC管理模塊，從而能將在上位機內進行的網絡數據傳輸過程由FGPA芯片與PCIE?X8總線接口、TEMAC管理模塊實現網絡數據的收發，結構緊湊，能減小對上位機的占用率，提高網絡數據的傳輸效率，安全可靠。

附圖說明

圖1為本實用新型的結構框圖。

圖2為本實用新型進行數據發送的流程圖。

圖3為本實用新型進行數據接收的流程圖。

附圖標記說明：1-Socket端口、2-PCIE?X8總線接口、3-FPGA芯片、4-IPV4-IPV6協議解析模塊、5-第一發送緩存、6-第二發送緩存、7-第一接收緩存、8-第二接收緩存、9-TEMAC管理模塊及10-RJ45接口。

具體實施方式

下面結合具體附圖和實施例對本實用新型作進一步說明。

如圖1所示：為了能夠提高網絡數據的傳輸效率，減小對上位機工作效率的影響，本實用新型包括卡板，所述卡板上設有FPGA芯片3，所述FPGA芯片3內設有IPV4-IPV6協議解析模塊4；所述IPV4-IPV6協議解析模塊4通過FPGA芯片3內的發送緩存、接收緩存分別與卡板上的PCIE?X8總線接口2、TEMAC管理模塊9連接，所述TEMAC管理模塊9與RJ45接口10連接。