[實用新型]一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護器件

有效

• 申請?zhí)枺?/td>: 201320801656.4
• 申請日: 2013-12-09
• 公開（公告）號: CN203659859U
• 公開（公告）日: 2014-06-18
• 發(fā)明（設(shè)計）人: 梁海蓮;顧曉峰;黃龍;董樹榮
• 申請（專利權(quán)）人: 江南大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L29/423
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路的靜電保護領(lǐng)域，涉及一種高壓ESD保護器件，具體涉及一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護器件，可用于提高片上IC高壓ESD保護的可靠性。?

背景技術(shù)

隨著功率集成技術(shù)的不斷發(fā)展，功率集成電路（IC）已成為眾多電子產(chǎn)品中電路系統(tǒng)不可或缺的一部分。橫向雙擴散絕緣柵場效應管(LDMOS)和縱向雙擴散金屬氧化物半導體(VDMOS)功率場效應器件是上世紀末迅速發(fā)展起來的常用功率器件，它們的應用范圍也愈來愈廣。例如在直流電源，馬達傳動，顯示屏驅(qū)動電路等高壓、大功率電路系統(tǒng)中，LDMOS或VDMOS功率器件更是不可缺少的重要半導體器件。然而，在工程應用實踐中，常常會因一些“偶然”因素導致電路系統(tǒng)功能失效或損壞。據(jù)調(diào)查，近37%的失效是因不易為人所知的靜電放電(ESD)引起的，即工程師們所謂的“偶然”失效。倘若要排除這些潛在的“偶然”失效因素，就必須在高壓電路或功率集成電路的被保護端口設(shè)置合適的ESD防護措施。?

近20年來，人們利用功率器件大電流、耐高壓的特性，常采用LDMOS在智能功率IC的輸出端口既用作功率驅(qū)動管，又用作ESD防護器件。然而，在ESD防護應用中的實踐證明，LDMOS器件的ESD保護性能較差，少數(shù)LDMOS器件因其柵氧抗擊穿能力低，抵抗不了高壓ESD脈沖的沖擊而被損壞。即使多數(shù)LDMOS通過場板技術(shù)或降低表面場?(RESURF)技術(shù)，提高了器件的柵氧抗擊穿能力，但是，大部分LDMOS器件仍在高壓ESD脈沖作用下，一旦觸發(fā)回滯，器件就遭到損壞，魯棒性較弱，達不到國際電工委員會規(guī)定的電子產(chǎn)品要求人體模型不低于2000?V的靜電防護標準(IEC6000-4-2)。最近幾年，有人提出將VDMOS應用于高壓ESD保護，與LDMOS相比，雖然VDMOS器件的ESD魯棒性略有提高，但維持電壓仍然偏低，且還存在高觸發(fā)電壓、低維持電壓、容易進入閂鎖狀態(tài)的風險。本發(fā)明提供了一種新的環(huán)形VDMOS技術(shù)方案，它可構(gòu)成一具有上、下、左、右四面均有電流導通路徑的ESD保護器件，可提高器件導通均勻性、降低導通電阻，增大器件的維持電流，在高壓ESD防護中能夠快速開啟，能有效避免VDMOS器件在進入閂鎖狀態(tài)。?

發(fā)明內(nèi)容

針對現(xiàn)有的高壓ESD防護器件中普遍存在的ESD魯棒性弱、抗閂鎖能力不足等問題，本發(fā)明實例設(shè)計了一種具有高維持電流的環(huán)形VDOMS的ESD保護器件，既充分利用了VDOMS器件能承受高壓擊穿的特點，又利用了器件的環(huán)形版圖設(shè)計，以降低器件的導通電阻、增大維持電流。通過特殊設(shè)計的P阱、N埋層、N阱和P下沉摻雜版圖層次，使器件在高壓ESD脈沖作用下，具有環(huán)形結(jié)構(gòu)的反向PN結(jié)擊穿，形成類似四個VDMOS并聯(lián)多條ESD電流泄放路徑。通過綜合權(quán)衡及器件版圖參數(shù)的合理控制，可得到耐高壓、高維持電流，低導通電阻、強魯棒性的可適用于高壓IC電路中的ESD保護器件。?

本發(fā)明通過以下技術(shù)方案實現(xiàn)：?

一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護器件，其包括具有由四個并聯(lián)VDMOS構(gòu)成環(huán)形結(jié)構(gòu)的ESD電流導通路徑，以提高維持電流和增強器件的ESD魯棒性。其特征在于：主要由P襯底，N埋層，第一P阱，第一N阱，第二P阱，第二N阱，第三P阱，P下沉摻雜，第一P+注入?yún)^(qū)，第一N+注入?yún)^(qū)，第二N+注入?yún)^(qū)，第二P+注入?yún)^(qū)，第三N+注入?yún)^(qū)，第四N+注入?yún)^(qū)，第三P+注入?yún)^(qū)，第一場氧隔離區(qū)、第二場氧隔離區(qū)、第三場氧隔離區(qū)、第四場氧隔離區(qū)、第五場氧隔離區(qū)、第六場氧隔離區(qū)和第一多晶硅柵及其覆蓋的第一薄柵氧化層、第二多晶硅柵及其覆蓋的第二薄柵氧化層構(gòu)成；

所述N埋層在所述P襯底的表面部分區(qū)域；

所述P襯底和所述N埋層的表面從左到右依次設(shè)有所述第一P阱、所述第一N阱、所述第二P阱、所述第二N阱及所述第三P阱；

所述N埋層與所述第一N阱的橫向疊層長度必須滿足ESD設(shè)計規(guī)則，所述N埋層與所述第二N阱的橫向疊層長度必須滿足ESD設(shè)計規(guī)則；

所述第一P阱內(nèi)設(shè)有所述第一P+注入?yún)^(qū)，在所述P襯底的左側(cè)邊緣與所述第一P+注入?yún)^(qū)之間設(shè)有所述第一場氧隔離區(qū)；

所述第一N阱內(nèi)設(shè)有所述第一N+注入?yún)^(qū)，所述第一P+注入?yún)^(qū)的右側(cè)與所述第一N+注入?yún)^(qū)的左側(cè)之間設(shè)有所述第二場氧隔離區(qū)；

所述第三場氧隔離區(qū)橫跨在所述第一N阱和所述第二P阱表面部分區(qū)域，所述第三場氧隔離區(qū)的左側(cè)與所述第一N+注入?yún)^(qū)的右側(cè)相連；