[實用新型]一種數據傳輸設備的存儲陣列板卡

有效

• 申請號: 201320740599.3
• 申請日: 2013-11-20
• 公開（公告）號: CN203561979U
• 公開（公告）日: 2014-04-23
• 發明（設計）人: 葉明;何建樑;曾軍華
• 申請（專利權）人: 成都旋極歷通信息技術有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京天奇智新知識產權代理有限公司 11340
• 代理人: 楊春

技術領域

本實用新型涉及一種數據傳輸設備，尤其涉及一種數據傳輸設備的存儲陣列板卡。?

背景技術

隨著計算機技術突飛猛進的發展，人們對其依賴越來越強，對計算機的存儲空間和運行速度等要求也越來越高，而通常服務器所配置的硬盤存儲空間，常常達不到大容量存儲的需求，但若設置多個存儲硬盤，在存儲要求時又會造成設備浪費。?

實用新型內容

本實用新型的目的就在于為了解決上述問題而提供一種結構簡單，存儲效果好的數據傳輸設備的存儲陣列板卡。?

本實用新型通過以下技術方案來實現上述目的：?

本實用新型包括FPGA、本地存儲器、時間電路、12個LVDS接收線對與12個LVDS發送線對，所述LVDS接收線對的輸出端與所述FPGA的輸入端連接，所述本地存儲器的數據端口與所述FPGA的數據端口連接，所述時間電路的觸發輸出端與所述FPGA的觸發輸入端連接，所述FPGA的輸出端與所述LVDS發送線對的輸入端連接。?

進一步地，所述本地存儲器為多個FLASH芯片,多個所述FLASH芯片按照陣列排序相互連接。?

具體地，所述時間電路為16MHz。?

本實用新型的有益效果在于：?

本實用新型實現12通道高速LVDS數據傳輸，能夠方便快捷地擴展服務器?硬盤的存儲空間，能滿足用戶大存儲使用的需求，且能根據不同的存儲需求有效進行成本控制。?

附圖說明

圖1是本實用新型的結構示意圖；?

具體實施方式

下面結合附圖對本實用新型作進一步說明：?

如圖1所示，本實用新型包括FPGA、本地存儲器、時間電路、12個LVDS接收線對與12個LVDS發送線對，所述LVDS接收線對的輸出端與所述FPGA的輸入端連接，所述本地存儲器的數據端口與所述FPGA的數據端口連接，所述時間電路的觸發輸出端與所述FPGA的觸發輸入端連接，所述FPGA的輸出端與所述LVDS發送線對的輸入端連接。?

所述本地存儲器為多個FLASH芯片,多個所述FLASH芯片按照陣列排序相互連接，所述時間電路為16MHz。?

存儲陣列板卡采用TMS320DM642+FPGA+外圍的設計方式，FPGA選擇SRAM型可在線重新配置的型號，上層軟件可以對板卡FPGA程序進行重新配置，從而可以適應不同型號、不同平臺的星載計算機的不同的總線協議以及IO定義，方便測試。?

存儲陣列板卡實現12通道高速LVDS數據傳輸，大容量的數據存儲和回放功能。使用NB4N527S將輸入的LVDS信號轉換為板內LVDS信號直接差分輸入到FPGAIO端口。?

存儲陣列板卡的FLASH芯片采用美光FLASH芯片。FLASH設計為4個4*4的FLASH陣列，總共64片128GbitFLASH芯片(MT29F128G08CJ)，每個FLASH芯片含2個片選，每個片選中含2個DIE，實際上是生產廠家將4個32GbitFLASH?芯片集成在一個封裝里，因此，32個FLASH芯片可以組成4通道*32bit*8級流水的存儲陣列。MT29F128G08CJ每頁的典型編程時間為900uS，按照16MHz時間，每級流水寫入一頁4K*32bit，約用時256us，8級流水執行時間2ms，可以確保每級流水編程執行完成。按照16M寫時間，則每個通道的帶寬約500Mbps。?

以上僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍內。?