[實用新型]基于AD采樣的磁條卡電路

有效

• 申請號: 201320735998.0
• 申請日: 2013-11-19
• 公開（公告）號: CN203596022U
• 公開（公告）日: 2014-05-14
• 發明（設計）人: 黃添福;彭慧娟
• 申請（專利權）人: 福建鑫諾通訊技術有限公司
• 主分類號: G06K7/10
• 分類號: G06K7/10
• 代理公司: 福州市鼓樓區京華專利事務所(普通合伙) 35212
• 代理人: 宋連梅

技術領域

本實用新型涉及磁條卡信號解碼領域，尤其涉及基于AD采樣的磁條卡電路。

背景技術

在POS支付領域，對于磁條卡信號的讀取與解碼是必不可少的，磁條卡通過磁道與磁頭的相對運動產生電流信號，電子產品需要將這微弱的電流信號解碼成數字符號。

現有的類似的實現方案有使用專用的解碼芯片進行解碼，具體做法是磁頭的三路信號直接連接到解碼芯片對應的管腳，解碼芯片直接解出磁卡的數字信號‘0’和‘1’，從相應的管腳輸出，雖然電路簡單，但現有的解碼芯片成本都很高，一般的芯片也要十五塊左右，好點的要二三十塊，對于一個電子產品來說這一模塊成本占整機成本比重太大，特別是對于那些售價較低的電子支付產品來說成本太高，而且其維護性較差。

現有技術公開了一種磁條卡解碼電路，見申請號為201320177677.3，公開日為20130911的中國專利，其主要是用分立元件將磁條卡信號放大，濾波，整形成脈寬不同的方波信號，再根據脈寬解碼成數字信號‘0’和‘1’。雖然此專利在一定程度上降低了成本，但是其電路組成較為復雜，包括濾波，放大，整形電路，而在實際應用中僅該磁卡解碼電路就要占掉電路板很大部分的面積，這就又增加了生產成本。

發明內容

本實用新型要解決的技術問題，在于提供基于AD采樣的磁條卡電路。解決現有磁條卡解碼成本高的問題。

本實用新型是這樣實現的：

基于AD采樣的磁條卡電路，包括磁頭、波形放大電路、AD轉換電路，所述的磁頭與波形放大電路連接，所述的波形放大電路和AD轉換電路連接。

進一步地，所述波形放大電路包括參考電壓電路和差分放大電路，所述的參考電壓電路與差分放大電路連接，所述的差分放大電路與磁頭和AD轉換電路連接。

進一步地，所述的差分放大電路中，電阻R1的一端與電阻R2的一端和磁頭連接，電阻R1的另一端與電阻R3的一端和磁頭連接，電阻R2的另一端與電阻R4的一端和運算放大器U1的正相輸入端連接，電阻R4的另一端與參考電壓電路連接，電阻R3的另一端與電阻R5的一端和運算放大器U1的反相輸入端連接，電阻R5的一端與運算放大器U1的輸出端連接。

進一步地，所述的參考電壓電路中，電阻R6的一端與電源正端連接，電阻R6的另一端與電阻R7的一端、電容C1的一端和運算放大器U2的正相輸入端連接，電阻R7的另一端和電容C1的另一端接地，運算放大器U2的反相輸入端與運算放大器U2的輸出端和差分放大電路連接。

進一步地，所述的AD轉換電路包括帶AD采樣的MCU。

以及本實用新型提供一種應用于上述的磁條卡解碼電路的解碼方法，包括如下步驟：

每隔一個固定的時間，對磁條卡解碼電路采集到的波形數據進行上升或下降的判斷，連續記錄波形數據中每個持續上升或下降的波形數據占用所述固定的時間的個數，根據磁頭的編碼規則進行如下解碼：每個持續上升或下降的波形數據占用所述固定的時間的個數較多的記為0、較少的記為1。

進一步地，所述的對磁條卡解碼電路采集到的波形數據進行上升或下降的判斷，連續記錄波形數據中每個持續上升或下降的波形數據占用所述固定的時間的個數，具體為：

步驟10：算得波形數據最大值和最小值的差值，記最小值和所述差值的四分之一的和為下限值，記最小值和所述差值的四分之三為上限值，清零上升標識位；

步驟20：清零波形計數；

步驟30：判斷新采集到的波形數據是否大于等于下限值且上升標識位為1；如果是則進入步驟40；如果否則進入步驟60；

步驟40：波形計數加1，判斷所述采集到的波形數據是否大于上限值；如果否則進入步驟30；如果是則進入步驟50；

步驟50：則將波形計數結果記為一個持續上升的波形數據占用所述固定的時間的個數，清零上升標識位；返回步驟20；

步驟60：判斷所述采集到的波形數據是否小于上限值且上升標識位為0，如果是則進入步驟70，如果否則進入步驟30；

步驟70：波形計數加1，判斷所述采集到的波形數據是否小于下限值，如果是則進入步驟80；如果否則進入步驟60；

步驟80：則將波形計數結果記為一個持續下降的波形數據占用所述固定的時間的個數，置位上升標識位；返回步驟20。

進一步地，所述的固定的時間為10us。

本實用新型具有如下優點：不降低解碼正確率和刷卡速度域，且成本更低，電路更簡單。

附圖說明

下面參照附圖結合實施例對本實用新型作進一步的說明。