[實用新型]一種帶有支撐保護結構的封裝結構

有效

• 申請號: 201320708064.8
• 申請日: 2013-11-08
• 公開（公告）號: CN203589014U
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 俞國慶;邵長治;謝皆雷;廖周芳;吳超;羅立輝;吳偉峰;嚴怡媛
• 申請（專利權）人: 寧波芯健半導體有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L25/065
• 代理公司: 上海泰能知識產權代理事務所 31233
• 代理人: 宋纓;孫健

技術領域

本實用新型屬于半導體封裝中的封裝技術領域，特別是涉及一種帶有支撐保護結構的封裝結構，即對應圓片級封裝芯片堆疊的支撐及保護結構，最少涉及兩片功能性芯片的堆疊，特別涉及金屬支撐及保護結構，以及多層布線搭建的橋式導電結構，并且運用了Copper?pillar及TSV的技術實現了對接及電性互連，從而得到集成度更高的封裝模塊，信賴性更高，堆疊成本更低。

背景技術

目前的封裝技術依然是傳統封裝為主流，雖然進入21世紀以后，圓片級封裝在影像傳感器、閃存、邏輯器件及功率芯片等行業得到了大規模的應用，封裝的市場份額也逐年保持高速增長，但是封裝在技術上還存在許多不足，還有不少技術上的難題需要解決。

微電子行業以符合摩爾定律的速度在發展，決定了在單顆芯片上集成了更多的場效應管、各種電阻、電容器件及邏輯關系，也造成了在更小的單顆芯片上會有更多地I/O點需要做對外連接，對應這些要求，半導體封裝行業的發展方向也是朝著高集成度、高密度、更薄、更小的方向發展。封裝對應傳統封裝的優勢：第一實現了更小，更薄，WLP（wafer?level?package圓片級封裝）可以做到封裝尺寸和芯片設計尺寸1：1；第二，隨著copper?pillar（銅凸塊）技術的發展，更小的I/O間距在大批量生產中成為了可能，所以在單位面積內通過圓片級封裝可以實現更多地互連接口。第三，因為摒棄了傳統封裝的切割后單體封裝、打線、涂膠、塑封等步驟，封裝的大部分流程都是圓片級的工藝操作完成，材料浪費少、自動化水平高、減少了人員觸碰芯片機會，所以成本更低、良率更高，制造周期更短。

但是封裝仍然存在著信賴性的問題，最主要的問題來源是對芯片功能區的保護不夠。如現在的3D堆疊封裝中兩層芯片直接進行的錫球焊點或者金屬共晶互連，在互連區域結構直接懸空，造成功能區和外部環境直接接觸，逐漸老化或者接觸外部的一些侵蝕等傷害后就會出現功能型不良，造成信賴性和穩定性的不足。

實用新型內容

本實用新型所要解決的技術問題是提供一種可以實現封裝信賴性及穩定性的帶有支撐保護結構的封裝結構。

本實用新型解決其技術問題所采用的技術方案是：提供一種帶有支撐保護結構的封裝結構，至少包括兩層芯片，兩層芯片之間實現互連，并且在其中一層芯片上引出對外的接口，第二層芯片通過堆疊結構堆疊在第一層芯片上，并在第一層芯片和第二層芯片之間形成密閉的空腔。

所述第一層芯片包括第一硅基板、芯片鈍化層、芯片焊墊、焊墊開口、第一鈍化層、第一金屬層；所述第一硅基板上有所述芯片鈍化層；所述芯片鈍化層和芯片焊墊上生長有所述第一鈍化層；所述第一鈍化層在對應所述芯片焊墊的位置形成焊墊開口；所述焊墊開口處生長有第一金屬層；所述第一金屬層上形成線路；所述第一金屬層上生長有第二鈍化層，所述第二鈍化層上有開口；所述開口處設有第二金屬層；所述第二金屬層作為銅凸點及支撐結構的電鍍種子層；所述第二金屬層上設有銅凸點和支撐結構；所述銅凸點頂部有錫帽；所述第二層芯片與第一層芯片呈鏡像結構。

所述第一金屬層上形成橋式導通結構以實現空腔體內外的電性互連。

所述堆疊結構包括金屬共晶鍵合支撐層；所述第一層芯片的銅凸點與支撐結構和第二層芯片的銅凸點與支撐結構相互壓合，使得兩層芯片的支撐結構形成金屬共晶鍵合支撐層，所述金屬共晶鍵合支撐層、第一層芯片和第二層芯片之間形成密閉的空腔。

所述兩層芯片中任意一層芯片作為對外電性連接的承載結構，在該層芯片的背面通過TSV加工形成對外的電性互連。

所述第一層芯片的焊墊和第二層芯片的焊墊通過線路、銅凸點和銅通孔互連實現外部的電性互連。

所述空腔內為真空狀態或充有惰性氣體。

有益效果

由于采用了上述的技術方案，本實用新型與現有技術相比，具有以下的優點和積極效果：本實用新型實現了多層芯片的晶圓級堆疊封裝，同時此結構所實用新型的支撐保護結構提升了封裝的信賴性及穩定性，并且此結構在成本上相比其他封裝結構沒有增加，芯片間形成的密封的空腔增加了多種保護選擇，如空腔內可以是真空及其他特殊氣體。并且此種垂直連接縮短了連線距離，對功耗要求較低的功率芯片及電源管理芯片提供了解決方案，降低了信噪比。并且有助于減小多層芯片的外形尺寸，提供了更高的空間利用率及更高的電性互連密度。

附圖說明

圖1是本實用新型提供第一層芯片做出第一層金屬并結構化的剖面示意圖；

圖2是本實用新型提供第一層芯片做出第二層金屬并結構化的剖面示意圖；