[實(shí)用新型]一種智能頻率檢測(cè)裝置電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201320685517.X
• 申請(qǐng)日: 2013-10-31
• 公開（公告）號(hào): CN203551586U
• 公開（公告）日: 2014-04-16
• 發(fā)明（設(shè)計(jì)）人: 劉朝富
• 申請(qǐng)（專利權(quán)）人: 貴陽永青儀電科技有限公司
• 主分類號(hào): G01P3/48
• 分類號(hào): G01P3/48
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 谷慶紅

技術(shù)領(lǐng)域

本實(shí)用新型涉及轉(zhuǎn)速檢測(cè)技術(shù)領(lǐng)域，尤其涉及一種智能頻率檢測(cè)裝置電路。

背景技術(shù)

在轉(zhuǎn)速的檢測(cè)中，一般都使用磁電式傳感器，一般的取樣電路需要傳感器具有一定的負(fù)載能力，而這種磁電式傳感器的負(fù)載能力很差，這樣就會(huì)造成轉(zhuǎn)速信號(hào)不穩(wěn)定，時(shí)有時(shí)無，影響轉(zhuǎn)速的采集和控制。

實(shí)用新型內(nèi)容

本實(shí)用新型主要是解決現(xiàn)有技術(shù)中所存在的技術(shù)問題，從而提供一種不需要傳感器的任何負(fù)載能力的智能頻率檢測(cè)裝置電路。

本實(shí)用新型的上述技術(shù)問題主要是通過下述技術(shù)方案得以解決的：

本實(shí)用新型的智能頻率檢測(cè)裝置電路，其包括依次連接的供電電路、磁滯比較電路、射極跟隨電路和電平調(diào)整電路，所述供電電路與一轉(zhuǎn)速傳感器相連接，以及所述電平調(diào)整電路還與一處理器相連接。

進(jìn)一步地，所述供電電路包括第一、第二電阻、第一二極管，所述第一電阻一端+5V電源相連接，其另一端與第一二極管陽極、第二電阻一端、磁滯比較電路相連接，所述第一二極管陰極與所述轉(zhuǎn)速傳感器相連接，所述第二電阻另一端接地。

進(jìn)一步地，所述磁滯比較電路包括第三至第五電阻、第一比較器，所述第一比較器第1腳與所述第五電阻一端、射極跟隨電路相連接，其第2腳與所述供電電路相連接，其第3腳與所述第五電阻另一端、第三電阻一端、第四電阻一端相連接，所述第三電阻另一端與+5V電源相連接，所述第四電阻另一端接地。

進(jìn)一步地，所述射極跟隨電路包括電容、第二比較器，所述第二比較器的第1腳與其第2腳相連接，其第3腳與所述磁滯比較電路相連接，其第4腳接地，其第5腳與+5V電源、電容一端相連接，所述電容另一端接地。

進(jìn)一步地，所述電平調(diào)整電路包括第六、第七電阻，所述第六電阻一端與所述射極跟隨電路相連接，其另一端與第七電阻一端、處理器P10腳相連接，所述第七電阻另一端接地。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于：通過主動(dòng)供電方式，不需要傳感器的任何負(fù)載能力，只需要傳感器能吸收一點(diǎn)灌電流（小于0.5mA），并通過磁滯比較整形后送處理器進(jìn)行頻率采樣，使該電路具有使用方便，適應(yīng)性廣的優(yōu)點(diǎn)。

附圖說明

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本實(shí)用新型的智能頻率檢測(cè)裝置電路的電路圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行詳細(xì)闡述，以使本實(shí)用新型的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本實(shí)用新型的保護(hù)范圍做出更為清楚明確的界定。

本實(shí)用新型的智能頻率檢測(cè)裝置電路，其包括依次連接的供電電路1、磁滯比較電路2、射極跟隨電路3和電平調(diào)整電路4，供電電路1與一轉(zhuǎn)速傳感器相連接，以及電平調(diào)整電路4還與一處理器相連接。

具體的，供電電路1包括第一、第二電阻（R1、R2）、第一二極管D1，第一電阻R1一端+5V電源相連接，其另一端與第一二極管D1陽極、第二電阻R2一端、磁滯比較電路2相連接，第一二極管D1陰極與轉(zhuǎn)速傳感器相連接，第二電阻R2另一端接地。

磁滯比較電路2包括第三至第五電阻（R3-R5）、第一比較器U1B，第一比較器U1B第1腳與第五電阻R5一端、射極跟隨電路3相連接，其第2腳與供電電路1相連接，其第3腳與第五電阻R5另一端、第三電阻R3一端、第四電阻R4一端相連接，第三電阻R3另一端與+5V電源相連接，第四電阻R4另一端接地。本實(shí)施例中，由第三至第五電阻（R3-R5）和第一比較器U1B組成磁滯比較器，其回差可以有效消除轉(zhuǎn)換點(diǎn)附近的信號(hào)干擾。

射極跟隨電路3包括電容C1、第二比較器U1A，第二比較器U1A的第1腳與其第2腳相連接，其第3腳與磁滯比較電路2相連接，其第4腳接地，其第5腳與+5V電源、電容C1一端相連接，電容C1另一端接地。

電平調(diào)整電路4包括第六、第七電阻（R6、R7），第六電阻R6一端與射極跟隨電路3相連接，其另一端與第七電阻R7一端、處理器P10腳相連接，第七電阻R7另一端接地。該電平調(diào)整電路4可根據(jù)處理器所需電平調(diào)整參數(shù)。