[實用新型]一種容量為8G×8bit的立體封裝NAND FLASH存儲器

有效

• 申請號: 201320682910.3
• 申請日: 2013-10-30
• 公開（公告）號: CN203644768U
• 公開（公告）日: 2014-06-11
• 發明（設計）人: 王烈洋;葉振榮;黃小虎;蔣曉華;顏軍
• 申請（專利權）人: 珠海歐比特控制工程股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/495
• 代理公司: 廣東秉德律師事務所 44291
• 代理人: 楊煥軍

【技術領域】

本實用新型涉及存儲設備，尤其涉及一種容量為8G×8bit的立體封裝NANDFLASH存儲器。

【背景技術】

目前，很多印刷電路板（PCB）上都需要裝有NAND?FLASH存儲芯片，由于每一NAND?FLASH存儲芯片的容量有限，如果在某一應用是要使用很大的NANDFLASH存儲空間，那么就要擴充印刷電路板的面積，然后在上面貼置多個NANDFLASH存儲芯片。

由于在一些特定場所，對某些使用印刷電路板的設備所占用的平面空間有一定的限制，可能就需要降低印刷電路板的平面面積；這樣的話，相對較難地擴充NAND?FLASH印刷電路板（PCB）上的存儲空間。

【實用新型內容】

本實用新型要解決的技術問題是提供一種容量為8G×8bit的立體封裝NANDFLASH存儲器，其能相對降低占用印刷電路板的平面空間。

上述技術問題通過以下技術方案實現：

一種容量為8G×8bit的立體封裝NAND?FLASH存儲器，其特征在于，包括八個1G×8bit的NAND?FLASH芯片，從下至上進行堆疊的一個引線框架層和八個芯片層；引線框架層上設有用于對外連接的引腳，八個NAND?FLASH芯片分別一一對應地設于八個芯片層上；所述堆疊的一個引線框架層和八個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和八個芯片層上露出的電氣連接引腳進行對應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。

八個NAND?FLASH芯片的數據線復合，八個NAND?FLASH芯片的#CE片選信號線、#RE讀信號線、#WE寫信號線分別并置。

所述NAND?FLASH芯片均采用存儲容量為1Gb、數據總線寬度為8位、48個引腳的封裝NAND?FLASH芯片。

由八個1G×8bit的NAND?FLASH芯片之間連接成容量為8G×8bit的NANDFLASH存儲器的技術可以采用本技術領域人員通常掌握的技術，本實用新型的首要創造點是利用八個芯片層來置放NAND?FLASH芯片，然后通過堆疊、灌封、切割后在外表面設置鍍金連接線以將置芯片的八個芯片層和一個引線框架層的引腳接線連接成一個立體封裝NAND?FLASH存儲器。可見，本實用新型通立體封裝方式避免在一個芯片層上進行并置所有NAND?FLASH芯片，減少了占用印刷電路板的平面空間，從而減少了印刷電路板的平面空間，尤其適合應用于航空、航天領域。本實用新型進一步具體了本申請設計的八個1G×8bit的NAND?FLASH芯片之間的連接關系。

【附圖說明】

圖1為實施例一的本實用新型的截面圖；

圖2為實施例一的本實用新型的內部結構示意圖。

【具體實施方式】

實施例一

如圖1和圖2所示，本實施例提供的一種容量為8G×8bit的立體封裝NANDFLASH存儲器，包括從下至上進行堆疊的一個引線框架層和八個芯片層：一設有用于對外連接的引腳11的引線框架層1，一貼裝有NAND?FLASH芯片21的第一芯片層2，一貼裝有NAND?FLASH芯片31的第二芯片層3，一貼裝有NAND?FLASH芯片41的第三芯片層4，一貼裝有NAND?FLASH芯片51的第四芯片層5，一貼裝有NAND?FLASH芯片,61的第五芯片層6，一貼裝有NAND?FLASH芯片71的第六芯片層7，一貼裝有NAND?FLASH芯片81的第七芯片層8，一貼裝有NAND?FLASH芯片91的第八芯片層9；NAND?FLASH芯片21、31、41、51、61、71、81、91均采用存儲容量為1Gb、數據總線寬度為8位的TSOP-48(48個引腳)的封裝NANDFLASH芯片；堆疊的一個引線框架層和八個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將引線框架層和芯片層上露出的電氣連接引腳進行對應連接以形成一個存儲容量達64Gb、數據總線寬度達08位、引腳封裝為TSOP-50（50個引腳）封裝的立體封裝NAND?FLASH存儲器，引線框架層1的引腳11作為立體封裝NAND?FLASH存儲器的對外接入信號與對外輸出信號的物理連接物。

其中，八個NAND?FLASH芯片的數據線復合，八個NAND?FLASH芯片的#CE片選信號線、#RE讀信號線、#WE寫信號線分別并置。

引線框架層和芯片層可以采用印刷電路板。