[實用新型]一種延遲電路

有效

• 申請號: 201320669413.X
• 申請日: 2013-10-28
• 公開（公告）號: CN203537350U
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 尹航;王釗
• 申請（專利權）人: 無錫中星微電子有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低噪聲延遲電路，其特征在于，包括延遲電路和反饋控制電路，

所述延遲電路包括第一PMOS晶體管、第一NMOS晶體管、電阻、充電電容以及第二PMOS晶體管和第二NMOS晶體管組成的反相器，所述第一、第二PMOS管的源極連接電源、所述第一NMOS晶體管和第一PMOS管的柵極連接輸入端、所述第二NMOS晶體管的源極和第二PMOS晶體管的漏極的公共節點連接輸出端，所述電阻一端連接在所述第一PMOS晶體管的漏極、另一端連接在所述第一NMOS晶體管的源極、所述充電電容第一端接地，第二端連接在所述反相器和所述電阻和所述第一NMOS晶體管的公共節點；

所述反饋控制電路包括第三MPOS晶體管和第四PMOS晶體管，所述第四PMOS晶體管的柵極連接所述輸出端，所述第四PMOS晶體管的源極連接在所述第三PMOS晶體管的漏極，所述第四PMOS晶體管的漏極連接在所述充電電容的第二端，所述第三PMOS晶體管的柵極連接所述輸入端，所述第三PMOS晶體管的源極連接所述電源。

2.如權利要求1所述的低噪聲延遲電路，其特征在于，所述輸入端的輸入信號從高變低時，所述第一NMOS晶體管截止，所述第一PMOS晶體管導通，所述充電電容儲存電能，當所述充電電容兩端的電壓達到所述反相器的翻轉電平時，所述第二NMOS晶體管導通，以使得所述輸出端電壓降低，所述第四PMOS晶體管導通，所述第三PMOS晶體管導通，以提高所述充電電容的第二端的電壓。