[實用新型]測量數據處理裝置功能模塊系統

有效

• 申請號: 201320667595.7
• 申請日: 2013-10-28
• 公開（公告）號: CN203588267U
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 王耀斌
• 申請（專利權）人: 陜西高新實業有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 西安億諾專利代理有限公司 61220
• 代理人: 劉斌

技術領域

本實用新型涉及一種激光陀螺慣性測量組合的測量數據處理裝置功能模塊系統。

背景技術

激光陀螺慣性測量組合(Laser?cyros。0pe?Inernal?MeasIlri“gunit—LIMu，簡稱激光慣組)現已進入航空、航天領域工程應用推廣階段。作為某型號冗余系統的一個關鍵部件，LIMU必須參與控制系統仿真實驗，為了配合該控制系統等效狀態仿真實驗，提出了LlMu等效器研制任務。

所謂LIMU等效器是指一臺基于地面工控機、能模擬LIMU對外接口的儀器，它主要由通訊模塊、測量數據處理裝置模塊、脈沖計數輸人模塊、時序輸出模塊等功能模塊組成。要設計一個功能如此多的等效器，如果采用常規數字電路來設計的話，所設計出的等效器將需要大量電路芯片(如88位測量數據處理裝置模塊至少需要11片移位寄存器Lsl65)，PCB板將變得很大，電路也會很復雜，并且電路設計不可在線升級，如果對電路稍作改動，整個電路板需重新設計，所有這些將導致LIMU等效器開發成本增大，可靠性降低，開發崗期變長。

PLD是可編程邏輯器件(Pro異ramable?Logic?De—vice)的簡稱，是目前電子產品設計領域中最具活力和發展前途的一門技術。它功能強大，利用它幾乎可以完成任何數寧電路器件的功能，從復雜高性能CPU芯片到簡單門電路，都可以用PLD來實現。工程師可以通過傳統原理圖輸入法，或用HDT。自由地設計1個數字電子系統。通過軟件仿真，可以事先驗證設計的正確性。在PCB完成以后，還可利用PLD可在線可編程特點，隨時修改設計或升級硬件而不必改動硬件電路。所有這些為硬件電路系統設計帶來了方便。

發明內容

本實用新型的目的在于提供一種測量數據處理裝置功能模塊系統，其采用PLD技術，充分發揮設計靈活與在線可編程等優勢，使得測量數據處理裝置功能模塊系統減小了產品體積，降低了設計生產成本，而且對今后IP核的利用也會減少重復勞動，提高產品研發效率。

本實用新型的技術解決方案是：

一種測量數據處理裝置功能模塊系統，其特殊之處在于：該系統核心電路包括脈沖數碼生成電路、移位脈沖生成電路、請求信號處理電路、邏輯控制電路和時鐘電路；整個電路可集成在l片cPLD／FPGA里；所述來自請求信號處理電路的請求信號yr2ms輸入后，經處理產生中斷請求和查詢信號。

上述時鐘電路對時鐘信號2M分頻產生移位脈沖生成電路所需時鐘信號。

上述移位脈沖生成電路輸出移位脈沖信號ycc，且提供脈沖數碼生成電路所需時鐘信號。

上述脈沖數碼生成電路輸出脈沖數碼信號ycd；所述邏輯控制電路完成各部分電路問的邏輯控制。

本實用新型的優點在于：采用PLD技術，充分發揮設計靈活與在線可編程等優勢，使得測量數據處理裝置功能模塊系統小而靈，可支持升級，節省了成本。

附圖說明

圖1為本實用新型結構示意框圖。

具體實施方式

????參見圖1，根據任務要求，LIMu等效器中測量數據處理裝置功能模塊是1個基于地面工控機、能模擬LIMU發出數字量脈沖信號的電路模塊，要求能蹦中斷和查詢2種方式響應請求方發出的數據請求信號，由工控機用軟件控制發送脈沖數碼和移位脈沖。

該系統核心電路主要包括由脈沖數碼生成電路、移位脈沖生成電路、請求信號處理電路、邏輯控制電路和時鐘電路，當請求信號yr2ms輸入后，經處理產生中斷請求和查詢信號；時鐘電路對時鐘信號2M分頻產生移位脈沖生成電路所需時鐘信號；移位脈沖生成電路輸出移位脈沖信號ycc，且提供脈沖數碼生成電路所需時鐘信號；而脈沖數碼生成電路輸出脈沖數碼信號ycd；邏輯控制電路完成各部分電路問的邏輯控制。整個電路可集成在l片cPLD／FPGA里。

電路設計及仿真結果

經綜合評估，選用ALTERA公司產品，采用該公司開發工具Quartus?II作為設計平臺，整個電路用VI{DL來描述。

脈沖數碼生成電路主要由88位帶數據緩存的移位數據存儲器構成，相當于11片74Lsl65的數據移位功能。移位脈沖生成電路主要由88位可控計數器和相應控制信號生成電路構成。整個核心電路在Quarus?II內集成設計完成。請求方系統發送請求信號yr2ms，經本電路后產生中斷請求信號intx。工控計算機響應中斷請求，調用相應中斷處理程序裝載88位脈沖數碼，依次向11個移位寄存器地址Ox2E0～OxEA寫入OxAB、9個0xAA和0xAB。前面7個數碼的裝載過程。這些數碼在本電路產生的移位脈沖ycc作用下，輸出脈沖數碼信號ycd?？梢钥闯觯瑈cd信號波形與裝載數據一～對應。因此本電路達到了設計要求。正因為核心電路用VHDL語言描述，且基于cPLD器件實現，因此修改電路很方便。若電路有新的擴展要求，如把脈沖數碼位數加到120位，則只需對電路硬件描述編碼做少許修改，通過JTAc?F載電纜便可在線升級。上述所有功能電路集成設計在1片CPLD(EPM7160s)里，相應VHDL程序也被做成IP核，可供日后重復利用。隨后某型號控制系統等效狀態仿真實驗表明，所設計的電路模塊工作正常，其修改、維護和電路升級擴展相當方便，體現了利用PLD技術設計數字電路的優勢。?