[實用新型]基于CPLD與51單片機的數字頻率計系統有效
| 申請號: | 201320667317.1 | 申請日: | 2013-10-28 |
| 公開(公告)號: | CN203587691U | 公開(公告)日: | 2014-05-07 |
| 發明(設計)人: | 王耀斌 | 申請(專利權)人: | 陜西高新實業有限公司 |
| 主分類號: | G01R23/02 | 分類號: | G01R23/02 |
| 代理公司: | 西安億諾專利代理有限公司 61220 | 代理人: | 劉斌 |
| 地址: | 710000 陜西省西*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 cpld 51 單片機 數字頻率計 系統 | ||
技術領域
本實用新型涉及一種數字頻率計系統,具體涉及一種基于CPLD與51單片機的數字頻率計系統。
背景技術
數字頻率計是計算機、通信設備等科研生產領域不可缺少的測量設備。目前市場上的數字頻率計產品比較多,但均存在一定的不足:測量功能齊全、精度高的測量設備價格昂貴且體積較大;價格便宜的其測量功能、測量精度又不令人滿意。
數字式測頻的方法比較多,如直接法、直接與間接測量結合法、鎖相法等等。前2種測量方法均是基于主閘門與計數器的結構來實現測量的,它們在一定程度上存在著不足。例如直接測量法,雖然其結構簡單,但是由于計數器存在±1的量化誤差,從而使測量精度受到很大影響,有時甚至會造成100%的誤差。直接與間接測量結合法雖然在測量精度上比直接法有所改善,但是從根本上來說沒有解決量化誤差的問題,且結構也更為繁瑣。為了克服上述問題,設計的數字頻率計采用多周期同步測量法進行等精度測頻、測周期、測脈寬和占空比,它從根本上消除了計數器量化誤差,極大提高了測量精度。
發明內容
本實用新型提供一種基于CPLD與51單片機的數字頻率計系統,其基于CPLD與51單片機,具有成本低、體積小、測量功能齊備、測量范圍寬、精度高、操作簡便優點。
本實用新型的技術解決方案是:
一種基于CPLD與51單片機的數字頻率計系統,其由STC89LE52單片機,MAX—II—EPM570一CPLD及數字頻率計前級電路組成,其特征在于:所述數字頻率計前級電路包括信號調理電路及邊沿選擇電路;所述信號調理電路依次由緩沖器、放大器及電壓比較器組成。
上述邊沿選擇電路采用數字式微分電路,通過此微分電路,并根據測量項目的選擇,電路將會提取到待測信號的上升沿脈沖和下降沿脈沖。
上述CPLD內部功能電路是數字頻率計測量的核心電路,它通過與單片機進行功能選擇控制及數據的交互,實現了對頻率、周期的測量。
上述CPLD通過JTAG進行硬件程序的下載和調試;所述單片機是通過RS232串口進行程序的下載和調試。
本實用新型的優點在于:基于CPLD與51單片機,具有成本低、體積小、測量功能齊備、測量范圍寬、精度高、操作簡便優點。
附圖說明
圖1為本實用新型結構示意框圖。
具體實施方式
參見圖1,一種基于CPLD與51單片機的數字頻率計系統,其由STC89LE52單片機,MAX—II—EPM570一CPLD及數字頻率計前級電路組成,所述數字頻率計前級電路包括信號調理電路及邊沿選擇電路;所述信號調理電路依次由緩沖器、放大器及電壓比較器組成。
邊沿選擇電路采用數字式微分電路,通過此微分電路,并根據測量項目的選擇,電路將會提取到待測信號的上升沿脈沖和下降沿脈沖。
CPLD內部功能電路是數字頻率計測量的核心電路,它通過與單片機進行功能選擇控制及數據的交互,實現了對頻率、周期的測量。
CPLD通過JTAG進行硬件程序的下載和調試;所述單片機是通過RS232串口進行程序的下載和調試。
硬件核心部件采用STC89LE52單片機及MAX—II—EPM570一CPLD,數字頻率計前級電路由信號調理電路及邊沿選擇電路組成,信號調理電路依次由緩沖器、放大器及電壓比較器組成。待測信號經過信號調理電路后將被整形成同頻率的TTL信號。整形后的7r11L信號再經過A、B兩個通道分別進入到CPLD中的邊沿選擇電路。邊沿選擇電路采用數字式微分電路,通過此微分電路,并根據測量項目的選擇,電路將會提取到待測信號的上升沿脈沖和下降沿脈沖。
CPLD內部功能電路是數字頻率計測量的核心電路。通過與單片機進行功能選擇控制及數據的交互,實現了對頻率、周期等的測量。功能性指示燈、數碼管顯示電路和按鍵接口為用戶提供了人機交互通道。用戶通過該通道完成測量項目選擇,閘門時間選擇等命令的輸入,并能查看例如當前測量項目、閘門時間及測量結果等相關信息。CPLD通過JTAG進行硬件程序的下載和調試。同樣,單片機是通過RS232串口進行程序的下載和調試的。
CPLD數字電路設計
數字電路CPLD采用Verilog?HDL硬件描述語言進行設計。所設計的電路可以直接在CPLD上實現,編程調試方便。包括:
1)數字微分電路;
2)閘門時間選擇計數器及其指示驅動電路;
3)閘門燈驅動電路;
4)按鍵接口電路;
5)通道條件輸入接口電路;
6)時間計數器與事件計數器及其與單片機的
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于陜西高新實業有限公司,未經陜西高新實業有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201320667317.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種接地線帶電檢測裝置
- 下一篇:獨立型發電配電設備





