[實用新型]寬輸入范圍電容-比較器型時間放大器

有效

• 申請號: 201320654251.2
• 申請日: 2013-10-22
• 公開（公告）號: CN203608166U
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 徐江濤;朱昆昆;姚素英;史再峰;高靜
• 申請（專利權）人: 天津大學
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03K19/00
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 劉國威

技術領域

本實用新型涉及微電子學的模擬集成電路設計領域，特別涉及一種寬輸入范圍電容-比較器型時間放大器。

技術背景

因為時間放大器（TDA）可以提高時間-數字轉換器的分辨率并且增加輸入范圍,所以時間放大器被廣泛應用于片上時間測量電路以及數字鎖相環等電路。現有時間放大器大致分為基于R-S鎖存器的時間放大器、交叉延遲單元時間放大器等。

實用新型人在實現本實用新型的過程中，發現上述技術至少存在以下缺點和不足：

傳統提出的時間放大器的輸入范圍都只有幾十皮秒，因為只有在這個范圍內才能保證線性輸出。除此之外，現有技術中提到的時間放大器的增益都要受限于工藝和器件的不匹配，對設計的要求較高。本實用新型提出一種寬輸入范圍電容-比較器型時間放大器，具有較大的輸入范圍,良好的線性度以及對設計要求低的特點。

發明內容

為克服現有技術的不足，本實用新型旨在進一步增加傳統時間放大器的輸入范圍，使時間放大器在較大輸入范圍下仍能保持線性特性以及降低設計要求，提出一種寬輸入范圍電容-比較器型時間放大器。為達到上述目的，本實用新型采用的技術方案是，寬輸入范圍電容-比較器型時間放大器，包括：三個D觸發器，一個二輸入與非門，一個二輸入異或門，一個多路選擇器，一個開關，一個電容，一個比較器和兩個電流源；

時間信號的輸入端T_in1和T_in2分別連接兩個D觸發器的Clk輸入端，兩個D觸發器的D輸入端與高電平VDD相連，兩個D觸發器的Q輸出端分別和二輸入與非門的輸入端及二輸入異或門輸入端相連；二輸入與非門的輸出端連接兩個D觸發器的復位端RN，二輸入異或門輸出端連接多路選擇器的控制端S，S連接第三個D觸發器的Clk輸入端，第三個D觸發器的D輸入端連接高電平VDD，電容復位的反向信號連接第三個D觸發器的復位端RN；

電流源I_a的流出端與多路選擇器的1端相連，電流源I_a流入端和高電平VDD相連。電流源I_b的流入端與多路選擇器的0端相連，電流源I_b流出端和低電平VSS相連；多路選擇器的輸出端和電容C的一端相連，電容C的另一端接參考電平VCM，電容的復位開關和比較器的兩個輸入端分別跨接在電容C的兩端。

寬輸入范圍電容-比較器型時間放大方法，借助前述放大器實現，包括如下步驟：電容-比較器型時間放大器在工作時，使輸入的兩個時間信號經過D觸發器、與非門、異或門檢測，控制多路選擇器對電流源進行控制，從而完成在特定時間內的充放電，比較器通過檢測電容兩端電壓完成輸出信號的轉換，從而實現時間信號的放大。

所述方法的各步驟進一步細化為：

在t₀時刻，使復位開關S_Rst斷開，完成采樣電容C的復位，采樣電容C電壓為V_CM；在t₁時刻，控制端S為高電平，多路選擇器將電流源I_a和采樣電容C相連，采樣電容C開始以電流固定I_a開始充電，充電過程持續到t₂時刻，控制端S變為低電平，此時得到采樣電容C上的電壓V_s，由此得到：

ΔT1=t2-t1=CIa(VS-VCM)]]>