[實用新型]一種雙延時上電時序控制電路

有效

• 申請號: 201320642454.X
• 申請日: 2013-10-18
• 公開（公告）號: CN203522681U
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 謝華超
• 申請（專利權）人: 深圳市新格林耐特通信技術有限公司
• 主分類號: H03K17/28
• 分類號: H03K17/28
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及電源控制技術領域，更具體地說，涉及一種雙延時上電時序控制電路。

背景技術

近年來，隨著寬帶通信技術的飛速發展，許多高性能的嵌入式處理器，如：CPU、DSP、FPGA等，這些器件通常需要兩個供電電源，即I/O口電壓和內核電壓。這兩種電壓上電正確與否，不僅關系到系統是否能正常啟動，而且對于電路的長期工作的穩定性也至關重要。如果多路電壓時序不對，可能出現閂鎖效應，甚至燒壞器件。當輸入輸出電壓既要作為處理器的I/O電壓，又要用于產生一路內核電壓，而必須滿足內核電壓先上電，I/O口電壓后上電的要求，由于兩者電壓有上電順序要求，因此必須加入一定的上電時序控制電路。通常的上電時序方案有以下二種：第一種是采用專用的電源管理芯片，電源管理芯片根據內部時序控制器控制每路電壓的上電時序，但這種芯片外圍電路復雜，成本較高。第二種是利用帶使能引腳DC-DC電源芯片控制上電時序，一般這種芯片需外接電感，MOS管外圍器件，占用PCB面積較大，成本較高。

發明內容

本實用新型在于提供一種電路簡單、成本低廉，具有雙延時上電緩啟動功能的一種雙延時上電時序控制電路。

為了解決上述技術問題，本實用新型采用了以下技術方案：

一種雙延時上電時序控制電路，包括一開關電源模塊，其特征在于：還包括與所述開關電源模塊連接的低壓差線性穩壓器LDO和PMOS?管、以及與所述PMOS管連接的NPN管，所述低壓差線性穩壓器LDO與NPN管之間設置有第一級延時電路，所述電源模塊與NPN管之間設置有第二級延時電路，所述開關電源模塊輸出VIN電壓作為LDO的輸入電壓，同時也與PMOS管的源極連接；LDO產生VCC_Core電壓連接第一級延時電路輸入端，同時也作為電路中所需的供電電壓，PMOS?管輸出VCC_I/O電壓。?

所述第一級延時電路由電阻（R2），電容（C3）組成，電阻（R2）的一端連接VCC_core，另一端連接NPN管（Q2）的基極和電容（C3）的一端，電容（C3）的另一端連接NPN管（Q2）的發射極接地。?

所述第二級延時電路由電阻（R1）,電容（C1）組成，電阻（R1）的一端連接NPN管（Q2）的集電極，另一端連接電容（C1）的一端和PMOS管（Q1）的柵極，電容（C1）的另一端連接VIN和PMOS管（Q1）的源極。

所述PMOS管選用P溝道?SI4465DY的芯片。

與現有技術相比，本實用新型電路具備如下優點：

1、本實用新型電路簡單、成本低廉，具有雙延時上電緩啟動功能，可廣泛應用于嵌入式處理器電源時序電路中，尤其對于通信系統具有多路電壓時序要求，更具有實用性；

2、本實用新型電路通過LDO輸出電壓VCC_Core，一方面作為電路的供電電壓，另一方面通過該電壓上電啟動時控制VCC_IN電壓輸入端和輸出端的導通，從而實現VCC_I/O電壓在VCC_Core電壓后上電的功能；

3、本實用新型第一級延時電路、第二級延時電路均采用RC電路，通過調節RC電阻電容的阻值來改變上電啟動的時間，以達到緩啟動的效果；

4、本實用新型LDO不帶使能控制引腳，對于具有多路電壓需要上時序功能時，成本優勢尤為明顯。

在結合附圖閱讀本實用新型的實施方式的詳細描述后，本實用新型的特點和優點將變得更加清楚。

附圖說明

????圖1是本實用新型的電路結構示意圖；

圖2是本實用新型的電路原理圖。

具體實施方式

下面以具體實施方式對本實用新型作進一步詳細的說明，但應當說明的是本實用新型的保護范圍不僅僅限于此。