[實用新型]一種深海原位觀測站采集控制電路

有效

• 申請?zhí)枺?/td>: 201320639268.0
• 申請日: 2013-10-16
• 公開（公告）號: CN203520065U
• 公開（公告）日: 2014-04-02
• 發(fā)明（設計）人: 蔡文郁;劉敬彪;陳金榮;陳昊;張翼
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: G05B19/04
• 分類號: G05B19/04;G01D21/02;G01N33/18
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 杜軍

1.?一種深海原位觀測站采集控制電路，包括電源電路、時鐘電路、繼電器電路、模擬信號采集電路、SD電路、串口電路、主控電路及主控芯片附帶復位電路，其特征在于：

所述的電源電路包括電源芯片U1、U2、U3，自恢復保險絲F1，兩腳接插件P1，二極管D1、D2、D3，發(fā)光二極管LED1，電阻R0，R1、R2，電解電容C1、C2，瓷片電容C3、C4、C5、C6、C7、C8、C9，電感L1、L2；電源芯片U1的引腳1與二極管D1的陰極相連，二極管D1的陽極與自恢復保險絲F1的一端和二極管D2的陰極相連，二極管D2的陽極接地GND，自恢復保險絲F1的另一端與兩腳接插件P1的引腳2相連，兩腳接插件P1的引腳1接地GND；電源芯片U1的引腳1與電解電容C1的正極和貼片電容C3的一端相連，電解電容C1的負極和貼片電容C3的另一端接地GND；電源芯片U1的引腳3、5接地GND；電源芯片U1的引腳4接VCC；電源芯片U1的引腳2與電感L1的一端和二極管D3的陰極相連，二極管D3的陽極接地GND；電感L1的另一端接電解電容C2的正極和電容C4的一端，電解電容C2的負極和電容C4的另一端接地GND；電解電容C2的正極接VCC和發(fā)光二極管LED1的正極，發(fā)光二極管LED1的陰極接地GND；電源芯片U2的引腳3接VCC和貼片電容C5的一端，貼片電容C5的另一端接地GND；電源芯片U2的引腳1接地GND；電源芯片U2的引腳2接VDD和貼片電容C6的一端，貼片電容C6的另一端接地GND；電源芯片U2的引腳2與電感L2的一端相連，電感L2的另一端接VDDA，VDDA接貼片電容C7、C8的一端和電阻R2的一端，貼片電容C7和貼片電容C8的另一端通過電阻R0接地GND，電阻R2的另一端接V_REF，V_REF接電源轉換芯片U3的引腳1、8和貼片電容C9的一端，貼片電容C9的另一端接地GND；電源芯片U3的2、3、6、7腳接地GND；

所述的時鐘電路包括時鐘芯片U4，三個電阻R3、R4、R5，三個瓷片電容C10、C11、C12，一個晶振Y1；時鐘芯片U4的引腳1與貼片電容C10和晶振Y1的一端相連，貼片電容C10的另一端接地GND，晶振Y1的另一端與時鐘芯片U4的引腳2和貼片電容C11的一端相連，貼片電容C11的另一端接地GND；時鐘芯片U4的引腳3與主控芯片U8的引腳6相連；時鐘芯片U4的引腳4接地GND；時鐘芯片U4的引腳5與主控芯片U8的引腳93和電阻R5的一端相連，電阻R5的另一端接VDD；時鐘芯片U4的引腳6與主控芯片U8的引腳92和電阻R4的一端相連，電阻R4的另一端接VDD；時鐘芯片U4的引腳7與主控芯片U8的引腳91和電阻R3的一端相連，電阻R3的另一端接VDD；時鐘芯片U4的引腳8與電源VDD和貼片電容C12的一端相連，貼片電容C12的另一端接地GND；

所述的繼電器電路包括兩個繼電器J1、J2，八個電阻R6、R7、?R8、?R9、?R10、?R11、?R12、?R13，八個電解電容C13、C14、C15、C16、C17、C18、C19、C20，四個二極管D4、D5、D6、D7，一個光耦芯片T1，一個八腳接插件P2；光耦芯片T1的15、13、11、9腳接地；繼電器J1的引腳1與電解電容C13的正極和二極管D4的陰極相連，二極管D4的陰極與電阻R6的一端相連，電阻R6的另一端接電源VCC；電解電容C13的負極與電解電容C14的負極相連，電解電容C14的正極與二極管D4的陽極相連；繼電器J1的引腳5與電解電容C14的正極和光耦芯片T1的引腳16相連，光耦芯片T1的引腳1與電阻R7的一端相連，電阻R7的另一端接電源VCC；光耦芯片T1的引腳2與主控芯片U8的引腳46相連；繼電器J1的引腳6與電解電容C15的正極和二極管D5的陰極相連；電解電容C15的負極與電解電容C16的負極相連；電解電容C15的正極與電阻R8的一端相連，電阻R8的另一端接電源VCC；繼電器J1的引腳10與電解電容C16的正極和二極管D5的陽極相連；二極管D5的陽極與光耦芯片T1的引腳14相連，光耦芯片T1的引腳3與電阻R9的一端相連，電阻R9的另一端接VCC；光耦芯片T1的引腳4與主控芯片U8的引腳45相連；繼電器J2的引腳1與電解電容C17的正極和二極管D6的陰極相連，二極管D6的陰極與電阻R10的一端相連，電阻R10的另一端接電源VCC；電解電容C17的負極與電解電容C18的負極相連，電解電容C18的正極與二極管D6的陽極相連；繼電器J2的引腳5與電解電容C18的正極和光耦芯片T1的引腳12相連，光耦芯片T1的引腳5與電阻R11的一端相連，電阻R11的另一端接電源VCC；光耦芯片T1的引腳6與主控芯片U8的引腳44相連；繼電器J1的引腳6與電解電容C19的正極和二極管D7的陰極相連；電解電容C19的負極與電解電容C20的負極相連；電解電容C19的正極與電阻R12的一端相連，電阻R12的另一端接電源VCC；繼電器J1的引腳10腳與電解電容C20的正極和二極管D7的陽極相連；二極管D7的陽極與光耦芯片T1的引腳10相連，光耦芯片T1的引腳7與電阻R13的一端相連，電阻R13的另一端接VCC；光耦芯片T1的引腳8與主控芯片U8的引腳43相連；繼電器J1的引腳3、4、8、9分別與接插件P2的引腳1、2、3、4相連，繼電器J2的引腳3、4、8、9分別與接插件P2的引腳5、6、7、8相連；

所述的模擬信號采集轉換電路包括電阻R14、R15、R16、R17、R18、R19、R20、R21、R22、R23、R24、R25、R26、R27、R28、R29、R30、R31?R32、R33、R34、R35、R36、R37，二極管D8、D9、D10、D11、D12、D13、D14、D15，電解電容C21、C22、C23、C24、C25、C26、C27、C28，瓷片電容C29、C30、C31、C32、C33、C34、C35、C36，一個10腳接插件P3；電阻R14的一端與接插件P3的引腳1相連，電阻R14的另一端接電阻R15和R16的一端，電阻R16的另一端接地；電阻R15的另一端與二極管D8的陰極和電解電容C21的正極相連，二極管D8的陽極和電解電容C21的負極接地；二極管D8的陰極與主控芯片U8的引腳24和瓷片電容C29的一端相連，瓷片電容C29的另一端接地；電阻R17的一端與接插件P3的引腳3相連，電阻R17的另一端接電阻R18和R19的一端，電阻R19的另一端接地；電阻R18的另一端與二極管D9的陰極和電解電容C22的正極相連，二極管D9的陽極和電解電容C22的負極接地；二極管D9的陰極與主控芯片U8的引腳29和瓷片電容C30的一端相連，瓷片電容C30的另一端接地；電阻R20的一端與接插件P3的引腳5相連，電阻R20的另一端接電阻R21和R22的一端，電阻R22的另一端接地；電阻R21的另一端與二極管D10的陰極和電解電容C23的正極相連，二極管D10的陽極和電解電容C23的負極接地；二極管D10的陰極與主控芯片U8的引腳15和瓷片電容C31的一端相連，瓷片電容C31的另一端接地；電阻R23的一端與接插件P3的引腳7相連，電阻R23的另一端接電阻R24和R25的一端，電阻R25的另一端接地；電阻R24的另一端與二極管D15的陰極和電解電容C24的正極相連，二極管D11的陽極和電解電容C24的負極接地；二極管D11的陰極與主控芯片U8的引腳16和瓷片電容C32的一端相連，瓷片電容C32的另一端接地；電阻R26的一端與接插件P3的引腳2相連，電阻R26的另一端接電阻R27和R28的一端，電阻R28的另一端接地；電阻R27的另一端與二極管D12的陰極和電解電容C25的正極相連，二極管D12的陽極和電解電容C25的負極接地；二極管D12的陰極與主控芯片U8的引腳17和瓷片電容C33的一端相連，瓷片電容C33的另一端接地；電阻R29的一端與接插件P3的引腳4相連，電阻R29的另一端接電阻R30和R31的一端，電阻R31的另一端接地；電阻R30的另一端與二極管D13的陰極和電解電容C26的正極相連，二極管D13的陽極和電解電容C26的負極接地；二極管D13的陰極與主控芯片U8的引腳18和瓷片電容C34的一端相連，瓷片電容C34的另一端接地；電阻R32的一端與接插件P3的引腳6相連，電阻R32的另一端接電阻R33和R34的一端，電阻R34的另一端接地；電阻R33的另一端與二極管D14的陰極和電解電容C27的正極相連，二極管D14的陽極和電解電容C27的負極接地；二極管D14的陰極與主控芯片U8的引腳33和瓷片電容C35的一端相連，瓷片電容C35的另一端接地；電阻R35的一端與接插件P3的引腳8相連，電阻R35的另一端接電阻R36和R37的一端，電阻R37的另一端接地；電阻R36的另一端與二極管D15的陰極和電解電容C28的正極相連，二極管D15的陽極和電解電容C28的負極接地；二極管D15的陰極與主控芯片U8的引腳34和瓷片電容C36的一端相連，瓷片電容C36的另一端接地；接插件P4的引腳9、10接地；

所述的SD電路包括數據存儲卡SD1，瓷片電容C37、C38、C39、C40、C41，電阻R38；數據存儲卡SD1的引腳4與電壓源VDD和電阻R38的一端相連，電阻R38的另一端與數據存儲卡SD1的引腳9相連；數據存儲卡SD1的引腳6、10接地GND；數據存儲卡SD1的引腳2與瓷片電容C37的一端和主控芯片U8的引腳59相連，瓷片電容C37的另一端接地GND；數據存儲卡SD1的引腳3與瓷片電容C38的一端和主控芯片U8的引腳32相連，瓷片電容C38的另一端接地GND；數據存儲卡SD1的引腳5與瓷片電容C39的一端和主控芯片U8的引腳30相連，瓷片電容C39的另一端接地GND；數據存儲卡SD1的引腳7與瓷片電容C40的一端和主控芯片U8的引腳31相連，瓷片電容C40的另一端接地GND；數據存儲卡SD1的引腳9與瓷片電容C41的一端和主控芯片U8的引腳58相連，瓷片電容C41的另一端接地GND；數據存儲卡SD1其他引腳懸空；

所述的串口電路包括三個串口芯片U5、U6、U7，十六個瓷片電容C42、C43、C44、C45、C46、C47、C48、C49、C50、C51、C52、C53、C54、C55、C56、C57，十個TVS二極管D16、D17、D18、D19、D20、D21、D22、D23、D24、D25，十二個電阻R39、R40、R41、R42、R43、R44、R45、R46、R47、R48?、R49、R50，兩腳接插件P4，20腳接插件P5；串口芯片U5的引腳8與電阻R39的一端相連，電阻R39的另一端與TVS二極管D16的一端和接插件P5引腳9相連，TVS二極管D16的另一端接地GND，接插件P5引腳9與瓷片電容C44的一端相連，瓷片電容C44的另一端接地；串口芯片U5的引腳7與電阻R40的一端相連，電阻R40的另一端與TVS二極管D17的一端和接插件P5引腳11相連，TVS二極管D17的另一端接地GND，接插件P5引腳11與瓷片電容C45的一端相連，瓷片電容C45的另一端接地；串口芯片U5的引腳13與電阻R41的一端相連，電阻R41的另一端與TVS二極管D18的一端和接插件P5引腳15相連，TVS二極管D18的另一端接地GND，接插件P5引腳15與瓷片電容C46的一端相連，瓷片電容C46的另一端接地；串口芯片U5的引腳14與電阻R42的一端相連，電阻R42的另一端與TVS二極管D19的一端和接插件P5引腳17相連，TVS二極管D19的另一端接地GND，接插件P5引腳17與瓷片電容C47的一端相連，瓷片電容C47的另一端接地；串口芯片U5的引腳15直接接地；串口芯片U5的引腳6與瓷片電容C42的一端相連，瓷片電容C12的另一端接地；串口芯片U5的引腳2接瓷片電容C43的一端，瓷片電容C43的另一端接串口芯片U5的引腳16；串口芯片U5的引腳16接電源VDD；串口芯片U5的引腳1與瓷片電容C49的一端相連，瓷片電容C49的另一端接串口芯片U5的引腳3；串口芯片U5的引腳4與瓷片電容C48的一端相連，瓷片電容C48的另一端接串口芯片U5的引腳5；串口芯片U5的引腳11與主控芯片U8的引腳47相連；串口芯片U5的引腳12與主控芯片U8的引腳48相連；串口芯片U5的引腳10與主控芯片U8的引腳25相連；串口芯片U5的引腳9與主控芯片U8的引腳26相連；串口芯片U6的引腳8與電阻R43的一端相連，電阻R43的另一端與TVS二極管D20的一端和接插件P5引腳4相連，TVS二極管D20的另一端接地GND，接插件P5引腳4與瓷片電容C52的一端相連，瓷片電容C52的另一端接地；串口芯片U6的引腳7與電阻R44的一端相連，電阻R44的另一端與TVS二極管D21的一端和接插件P5引腳6相連，TVS二極管D21的另一端接地GND，接插件P5引腳6與瓷片電容C53的一端相連，瓷片電容C53的另一端接地；串口芯片U6的引腳13與電阻R45的一端相連，電阻R45的另一端與TVS二極管D22的一端和接插件P5引腳10相連，TVS二極管D22的另一端接地GND，接插件P5引腳10與瓷片電容C54的一端相連，瓷片電容C54的另一端接地；串口芯片U6的引腳14與電阻R46的一端相連，電阻R46的另一端與TVS二極管D23的一端和接插件P5引腳12相連，TVS二極管D23的另一端接地GND，接插件P5引腳12與瓷片電容C55的一端相連，瓷片電容C55的另一端接地；串口芯片U6的引腳15直接接地；串口芯片U6的引腳6與瓷片電容C50的一端相連，瓷片電容C50的另一端接地；串口芯片U6的引腳2接瓷片電容C51的一端，瓷片電容C51的另一端接串口芯片U6的引腳16；串口芯片U6的引腳16接電源VDD；串口芯片U6的引腳1與瓷片電容C57的一端相連，瓷片電容C57的另一端接串口芯片U6的引腳3；串口芯片U6的引腳4與瓷片電容C56的一端相連，瓷片電容C56的另一端接串口芯片U6的引腳5；串口芯片U6的引腳11、12、10、9分別與主控芯片的引腳80、83、78、79相連；串口芯片U7的引腳1與主控芯片U8的引腳69相連，串口芯片U7的引腳4與主控芯片U8的引腳68相連；串口芯片U7的引腳2和引腳3與電阻R47的一端相連，電阻R47的另一端接地；串口芯片U7的引腳5接地；串口芯片U7的引腳7與電阻R49和電阻R50的一端相連，電阻R49的另一端與接插件P4的引腳2和TVS二極管D25的一端相連，TVS二極管D25的另一端接地；電阻R50的另一端與串口芯片U7的引腳6和電阻R48的一端相連，電阻R48的另一端與P4的引腳1和TVS二極管D24的一端相連，TVS二極管D24的另一端接地；串口芯片U7的引腳8接電源VCC；接插件P5的引腳1、7、13、19、2、8接地；接插件P5的引腳14、16接電源VDD，接插件P5的引腳18、20接電源VCC；

所述的主控電路包括主控芯片U8，電阻R51、R52、R53，晶振Y2、Y3，電池BT1，瓷片電容C58、C59、C60、C61、C62、C63、C64、C65、C66、C67、C68、C69、C70、C70，二極管D26、D27，按鍵S1；主控芯片的引腳37與電阻R51的一端相連，電阻R51的另一端接地；主控芯片U8的引腳12與晶振Y2的一端和瓷片電容C58的一端相連，瓷片電容C58的另一端接地；晶振Y2的另一端與主控芯片U8的引腳13和瓷片電容C59的一端相連，瓷片電容C59的另一端接地；主控芯片U8的引腳8與晶振Y3的一端和瓷片電容C60的一端相連，瓷片電容C60的另一端接地；晶振Y3的另一端與主控芯片U8的引腳9和瓷片電容C61的一端相連，瓷片電容C61的另一端接地；主控芯片U8的引腳6與瓷片電容C62的一端和電池BT1的正極相連，瓷片電容C62的另一端和電池BT1的負極接地；主控芯片U8的引腳14與電阻R53的一端相連，電阻R53的另一端接電源VDD；主控芯片U8的引腳14與二極管D27的陽極相連，二極管D27的陰極與瓷片電容C68的一端和按鍵S1的一端相連，瓷片電容C68的另一端和按鍵S1的另一端接地GND；二極管D27的陰極與二極管D26的陽極相連，二極管D26的陰極接電源VDD；瓷片電容C63、C64、C65、C66的一端與電源VDD相連，瓷片電容C63、C64、C65、C66的另一端接地GND；主控芯片U8的引腳21接V_REF，V_REF與瓷片電容C69的一端相連，瓷片電容C69的另一端接地GND；主控芯片U8的引腳22與瓷片電容C70和C71的一端相連，瓷片電容C70和C71的另一端接地GND；主控芯片U8的引腳22接電源VDDA；主控芯片的引腳20與電阻R52的一端相連，電阻R52的另一端接地；主控芯片U8的引腳94、10、27、49、74、99、19接地；主控芯片U8的引腳11、28、50、75、100接電源VDD；

所述的主控芯片U8的引腳46、45、44、43分別與光耦芯片T1的引腳2、4、6、8相連；主控芯片U8的引腳24、29、15、16、17、18、33、34分別與模擬信號采集電路中電解電容C21、C22、C23、C24、C25、C26、C27、C28的正極相連；主控芯片U8的引腳59、32、30、31、58分別與數據采集卡SD1的引腳2、3、5、7、9相連；主控芯片U8的引腳26、25、48、47分別與串口芯片U5的引腳9、10、12、11相連；主控芯片U8的引腳79、78、83、80分別與串口芯片U6的引腳9、10、12、11相連；主控芯片U8的引腳69、68分別與串口芯片U7的引腳1、3相連；主控芯片U8的引腳14接二極管D27的陽極；

電源芯片U1采用美國國家半導體NS公司的LM2576-5V，電源芯片U2采用SEMITECH公司的AMS1117，電源芯片U3采用TI公司的TL431ACD，時鐘芯片U4采用Ramtron公司的FM3130，串口芯片U5、U6采用Maxium公司的MAX3232，串口芯片U7采用的Maxium公司MAX3485，主控芯片U8采用ST公司的STM32F103VBT6，光耦芯片T1采用Isocom?Components公司的TIL193，繼電器J1、J2采用OMRON公司的G6HK-2-100芯片。