[實用新型]16FE1集中監控盤

有效

• 申請號: 201320635464.0
• 申請日: 2013-10-16
• 公開（公告）號: CN203522741U
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 王莉莉;鄢然;王雅榮
• 申請（專利權）人: 南京普天網絡有限公司
• 主分類號: H04B10/07
• 分類號: H04B10/07
• 代理公司: 南京君陶專利商標代理有限公司 32215
• 代理人: 沈根水

技術領域

本實用新型涉及的是一種具有監控功能的16FE1集中監控盤，實現對SDH遠端側的光貓進行管理。

背景技術

目前使用的16FE1集中監控盤，在實際應用中，無法把16組光貓的遠端通過一塊盤來進行監控，設備安裝復雜，所需光纖量大、用戶的運營成本高。

發明內容

本實用新型提出的是一種具有監控功能的16FE1集中監控盤，其目的旨在克服光纖資源缺乏情況下，把16組光貓（SDH）遠端通過一塊盤來進行監控，提供16組SDH遠端的監控功能。

本實用新型的技術解決方案：具有監控功能的16FE1集中監控盤，其結構包括16FE1模塊、背板接口，其中16FE1模塊共含1個接口，16FE1模塊的信號輸出/輸入端通過38M總線接口與背板接口的信號輸入/輸出端對應相接。實現將遠端傳過來的V.35業務落地以及V.35控制狀態信息，環回信息，光口告警信息的解析。

本實用新型的優點：通過一塊監控盤實現對16組遠端的監控功能，通過SA比特對SDH遠端側的光貓進行管理，同時還不影響其業務。實現的是將對遠端設備的控制及遠端設備信息的解析。設備安裝簡單，減少光纖的占用、降低用戶的運營成本。

附圖說明

附圖1是16FE1集中監控盤的連接示意圖。

附圖2是16FE1模塊的內部結構示意圖。

附圖3是FPGA芯片1?EP1C6Q240C8N的內部結構示意圖。

附圖4是FPGA芯片2,3?EP1C6Q240C8N的內部結構示意圖。

具體實施方式

對照附圖1，16FE1集中監控盤，其特征是包括16FE1模塊、背板接口，其中16FE1模塊共含1個接口，16FE1模塊的信號輸出/輸入端通過38M總線接口與背板接口的信號輸入/輸出端對應相接。

對照圖2，16FE1模塊，其結構包括2個E1映射專用集成電路芯片WGS21891、3個FPGA芯片EP1C6Q240C8N及ARM模塊實現，其中第二個FPGA芯片2?EP1C6Q240C8N的信號輸出/輸入端通過E1接口與第一個E1映射專用集成電路芯片21891_1?WGS21891的E1接口的信號的輸入/輸出端對應相接，第三個FPGA芯片3?EP1C6Q240C8N的信號輸出/輸入端通過E1接口與第二個E1映射專用集成電路芯片21891_2?WGS21891的E1接口的信號的輸入/輸出端對應相接。

第一個FPGA芯片1?EP1C6Q240C8N的第一信號輸出/輸入端通過19M總線接口分別與第一個E1映射專用集成電路芯片21891_1、第二個E1映射專用集成電路芯片21891_2的19M總線接口的信號的輸入/輸出端對應相接，ARM模塊的信號輸出/輸入端通過AD總線接口與第二個FPGA芯片EP1C6Q240C8N的AD總線接口的信號的輸入/輸出端對應相接，第一個FPGA芯片1?EP1C6Q240C8N的第二信號輸出/輸入端通過38M總線接口與背板接口的信號輸入/輸出端對應相接，第三個FPGA芯片1?EP1C6Q240C8N的信號的輸出/輸入端與第一個FPGA芯片1?EP1C6Q240C8N的第三信號輸出/輸入端對應相接。

FPGA芯片1?EP1C6Q240C8N完成的是背板通信，將兩片與E1映射專用集成電路芯片WGS21891的19M總線轉化成背板所需的38M總線，從而通過總線來實現監控信息的轉換與處理。ARM模塊通過AD總線與3片FPGA芯片EP1C6Q240C8N的連接來實現對3片FPGA芯片控制與管理，即實現16E1的點燈，告警等處理。E1映射專用集成電路芯片WGS21891的功能是實現將16路E1信號映射到VC-4的通道中以及將VC-4的通道的信號解映射成E1信號，FPGA芯片2,3?EP1C6Q240C8N是將上傳的監控信息上傳給CPU及將需要控制的信息傳遞到E1通道中去，從而實現監控功能。

對照附圖3，FPGA芯片1?EP1C6Q240C8N內部的結構包括19/38M總線的轉換模塊，其中此模塊完成的是將承載著監控信息的19M總線轉換成38M總線的形式，從而可以通過背板通信借助8E1盤將E1的業務落地，從而實現與一級遠端，二級遠端的對接，從而實現其監控管理的功能。

對照附圖4，FPGA芯片2?EP1C6Q240C8N內部的結構包括解析SA比特，去除SA比特模塊，加SA比特模塊以及AD復用模塊。其中解析SA比特，去除SA比特模塊完成的是將21891傳送過來的遠端信息中SA比特的解析，從而再將其上報給CPU，而加入SA比特模塊完成的是將需要控制遠端的信息加入SA比特之中，在通過E1通道的傳輸下發給遠端，從而實現控制遠端的功能。FPGA芯片3?EP1C6Q240C8N的結構功能與FPGA芯片2?EP1C6Q240C8N相同。AD復用模塊完成的是將地址線數據線上的數據復用成19M總線的形式，從而將其數據傳遞給FPGA1?EP1C6Q240C8N。