[實(shí)用新型]一種基于CMOS工藝的斬波帶隙基準(zhǔn)電路及參考電壓芯片

有效

• 申請?zhí)枺?/td>: 201320615355.2
• 申請日: 2013-09-30
• 公開（公告）號: CN203552113U
• 公開（公告）日: 2014-04-16
• 發(fā)明（設(shè)計(jì)）人: 譚遷寧;喬愛國;劉寶生
• 申請（專利權(quán)）人: 深圳市芯海科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳中一專利商標(biāo)事務(wù)所 44237
• 代理人: 張全文

1.一種基于CMOS工藝的斬波帶隙基準(zhǔn)電路，其特征在于，其輸入端與時(shí)鐘單元連接，所述電路包括：?

根據(jù)所述時(shí)鐘單元輸出的調(diào)制/解調(diào)時(shí)鐘信號控制所述斬波調(diào)制開關(guān)通斷，以改變所述調(diào)制單元的結(jié)構(gòu)，從而生成兼具正、負(fù)溫度系數(shù)的基準(zhǔn)電壓的調(diào)制單元，所述調(diào)制單元具有多個(gè)斬波調(diào)制開關(guān)，所述基準(zhǔn)電壓根據(jù)所述調(diào)制/解調(diào)時(shí)鐘信號的電平高低，存在相對的正、負(fù)電壓偏差，所述調(diào)制單元的時(shí)鐘輸入端為所述電路的輸入端；?

對所述基準(zhǔn)電壓進(jìn)行斬波，并反饋給所述調(diào)制單元將所述基準(zhǔn)電壓調(diào)制到高頻，同時(shí)生成運(yùn)放失調(diào)電壓和噪聲信號的斬波運(yùn)放單元，所述運(yùn)放失調(diào)電壓和所述噪聲信號不被調(diào)制，所述斬波運(yùn)放單元的第一輸入端和第二輸入端分別與所述調(diào)制單元的第一運(yùn)放輸出端和第二運(yùn)放輸出端連接，所述斬波運(yùn)放單元的輸出端與所述調(diào)制單元的反饋端連接；?

根據(jù)所述時(shí)鐘單元輸出的調(diào)制/解調(diào)時(shí)鐘信號將高頻基準(zhǔn)電壓解調(diào)到基頻，并將所述運(yùn)放失調(diào)電壓和所述噪聲信號調(diào)制到高頻的解調(diào)單元，所述解調(diào)單元的第一信號輸入端和第二信號輸入端分別與所述斬波運(yùn)放單元的第一信號輸出端和第二信號輸出端連接，所述解調(diào)單元的時(shí)鐘輸入端同時(shí)為所述電路的輸入端；?

濾除高頻運(yùn)放失調(diào)電壓和高頻噪聲信號，并對分別具有正、負(fù)電壓偏差的基準(zhǔn)電壓求和取平均，以輸出基準(zhǔn)信號的濾波單元，所述濾波單元的輸入端與所述解調(diào)單元的輸出端連接，所述濾波單元的輸出端為所述電路的輸出端。?

2.如權(quán)利要求1所述的電路，其特征在于，所述調(diào)制單元包括：?

第一電流鏡、第二電流鏡、第三電流鏡、第四電流鏡、第五電流鏡、第六電流鏡、第七電流鏡、第八電流鏡、第九開關(guān)管、第十開關(guān)管、第一開關(guān)、第一反向開關(guān)、第二開關(guān)、第二反向開關(guān)、第三開關(guān)、第三反向開關(guān)、電阻R1、電阻R2、電阻R3、電阻R4及電阻R5；?

所述第一電流鏡至所述第八電流鏡的電流輸入端同時(shí)與電源電壓連接，所述第一電流鏡至所述第八電流鏡的控制端同時(shí)為所述調(diào)制單元的反饋端，所述第一電流鏡的電流輸出端為所述調(diào)制單元的第一信號輸出端與電阻所述R4的一端連接，所述電阻R4的另一端為所述調(diào)制單元的第一運(yùn)放輸出端與所述第九開關(guān)管的電流輸入端連接，所述第九開關(guān)管的電流輸出端接地，所述第九開關(guān)管的控制端與所述電阻R1的一端連接，所述電阻R1的另一端同時(shí)與所述電阻R2的一端和所述第一開關(guān)的一導(dǎo)通端連接，所述第一開關(guān)的另一導(dǎo)通端接地，所述電阻R2的另一端同時(shí)與所述電阻R3的一端和所述第一反向開關(guān)的一導(dǎo)通端連接，所述第一反向開關(guān)的另一導(dǎo)通端接地，所述電阻R3的另一端與所述第十開關(guān)管的控制端連接，所述第十開關(guān)管的電流輸出端接地，所述第十開關(guān)管的電流輸入端為所述調(diào)制單元的第二運(yùn)放輸出端與所述電阻R5的一端連接，所述電阻R5的另一端為所述調(diào)制單元的第二信號輸出端與所述第八電流鏡的電流輸出端連接，所述第三開關(guān)管至所述第六電流鏡的電流輸出端均同時(shí)與所述第二反向開關(guān)的一導(dǎo)通端和所述第二開關(guān)的一導(dǎo)通端連接，所述第二反向開關(guān)的另一導(dǎo)通端與所述第九開關(guān)管的控制端連接，所述第二開關(guān)的另一導(dǎo)通端與所述第十開關(guān)管的控制端連接，所述第二開關(guān)管和所述第七電流鏡的電流輸出端均同時(shí)與所述第三開關(guān)的一導(dǎo)通端和所述第三反向開關(guān)的一導(dǎo)通端連接，所述第三開關(guān)的另一導(dǎo)通端同時(shí)為所述調(diào)制單元的第一運(yùn)放輸出端，所述第三反向開關(guān)的另一導(dǎo)通端同時(shí)為所述調(diào)制單元的第二運(yùn)放輸出端，所述第一開關(guān)至所述第三開關(guān)的控制端為所述調(diào)制單元的時(shí)鐘輸入端，所述第一反向開關(guān)至所述第三反向開關(guān)的控制端同時(shí)為所述調(diào)制單元的時(shí)鐘輸入端。?

3.如權(quán)利要求2所述的電路，其特征在于，所述第一電流鏡至所述第八電流鏡均為P型MOS管；?

所述P型MOS管的源極為所述第一電流鏡至所述第八電流鏡的電流輸入端，所述P型MOS管的漏極為所述第一電流鏡至所述第八電流鏡的電流輸出端，所述P型MOS管的柵極為所述第一電流鏡至所述第八電流鏡的控制端。?

4.如權(quán)利要求2所述的電路，其特征在于，所述第九開關(guān)管和所述第十開關(guān)管均為PNP型三極管；?

所述PNP型三極管的發(fā)射電極為所述第九開關(guān)管和所述第十開關(guān)管的電源輸入端，所述PNP型三極管的集電極為所述第九開關(guān)管和所述第十開關(guān)管的電源輸出端，所述PNP型三極管的基極為所述第九開關(guān)管和所述第十開關(guān)管的控制端。?

5.如權(quán)利要求2所述的電路，其特征在于，所述第一開關(guān)與所述第一反向開關(guān)、所述第二開關(guān)與所述第二反向開關(guān)、所述第三開關(guān)與所述第三反向開關(guān)均為CMOS互補(bǔ)開關(guān)。?