[實用新型]低功率模數轉換器

有效

• 申請號: 201320613473.X
• 申請日: 2013-09-30
• 公開（公告）號: CN203747797U
• 公開（公告）日: 2014-07-30
• 發明（設計）人: 大下孝夫;G·L·賈諾普洛斯;D·E·杜阿爾特;J·K·霍奇森;J·S·艾爾斯;A·科恩菲爾德;J·P·道格拉斯
• 申請（專利權）人: 英特爾公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;夏青

1.一種裝置，包括：?

Σ-Δ調制器，其用于接收模擬信號，所述Σ-Δ調制器可操作地執行斬波以消除共模噪聲；以及?

一個或多個計數器，其耦合到所述Σ-Δ調制器，以生成表示所述模擬信號的數字碼。?

2.根據權利要求1所述的裝置，進一步包括：?

另一個Σ-Δ調制器，其用于接收所述模擬信號，所述另一個Σ-Δ調制器可操作地執行斬波以消除共模噪聲，所述另一個Σ-Δ調制器與所述Σ-Δ調制器用于生成對應于所述模擬信號的偽差分信號。?

3.根據權利要求1所述的裝置，其中，所述Σ-Δ調制器可操作地通過在用于所述Σ-Δ調制器的至少兩個開關的至少兩個時鐘信號相位之間切換來執行斬波。?

4.根據權利要求1所述的裝置，其中，所述Σ-Δ調制器包括積分器，所述積分器包括柵陰反相器放大器。?

5.根據權利要求4所述的裝置，其中，所述Σ-Δ調制器可操作地執行自動調零操作以消除所述柵陰反相器放大器的DC偏移。?

6.根據權利要求1所述的裝置，其中，所述Σ-Δ調制器包括開關，所述開關包括：?

至少兩個p型晶體管，其串聯耦合在一起并且可通過公共信號來控制，所述至少兩個p型晶體管具有它們的體端子，所述體端子耦合到所述至少兩個p型晶體管的公共端子；以及?

至少兩個n型晶體管，其串聯耦合在一起并且可通過所述公共信號的反相信號來控制，所述至少兩個n型晶體管具有它們的體端子，所述體端?子耦合到所述至少兩個n型晶體管的非接地公共端子，其中，所述至少兩個p型晶體管并聯耦合到所述至少兩個n型晶體管。?

7.根據權利要求1所述的裝置，其中，所述Σ-Δ調制器包括開關，所述開關包括：?

至少兩個p型晶體管，其串聯耦合在一起并且可通過公共信號來控制，所述至少兩個p型晶體管具有它們的體端子，所述體端子耦合到所述至少兩個p型晶體管的公共端子；以及?

至少兩個n型晶體管，其串聯耦合在一起并且可通過所述公共信號的反相信號來控制，所述至少兩個n型晶體管具有它們的體端子，所述體端子耦合到所述至少兩個n型晶體管的接地端子，其中，所述至少兩個p型晶體管并聯耦合到所述至少兩個n型晶體管。?

8.根據權利要求1所述的裝置，其中，所述Σ-Δ調制器包括開關，所述開關包括：?

至少兩個p型晶體管，其串聯耦合在一起并且可通過公共信號來控制，所述至少兩個p型晶體管具有它們的體端子，所述體端子耦合到所述至少兩個p型晶體管的公共端子。?

9.根據權利要求1所述的裝置，其中，所述Σ-Δ調制器包括金屬電容器。?

10.一種裝置，包括：?

電路，其用于生成模擬信號；以及?

模數轉換器（ADC），其用于直接或間接地接收所述模擬信號，并且將所述模擬信號轉換為數字碼，所述ADC包括：?

Σ-Δ調制器，其用于接收所述模擬信號，所述Σ-Δ調制器可操作地從所述Σ-Δ調制器的積分器的輸入執行斬波；以及?

一個或多個計數器，其耦合到所述Σ-Δ調制器，以生成表示所述模擬信號的數字碼。?

11.根據權利要求10所述的裝置，其中，所述Σ-Δ調制器可操作地通過在用于所述Σ-Δ調制器的至少兩個開關的至少兩個時鐘信號相位之間切換來執行斬波。?

12.根據權利要求10所述的裝置，其中，所述積分器包括柵陰反相器放大器。?

13.根據權利要求12所述的裝置，其中，所述Σ-Δ調制器可操作地執行自動調零操作來消除所述柵陰反相器放大器的DC偏移。?

14.根據權利要求10所述的裝置，其中，所述Σ-Δ調制器包括開關，所述包括：?

至少兩個p型晶體管，其串聯耦合在一起并且可通過公共信號來控制，所述至少兩個p型晶體管具有它們的體端子，所述體端子耦合到所述至少兩個p型晶體管的公共端子。?

15.一種系統，包括：?

存儲器；?

處理器，其耦合到所述存儲器，所述處理器包括根據權利要求1至9中的任一項所述的裝置；以及?

無線接口，其用于允許所述處理器與另一個設備進行通信。?