[實(shí)用新型]一種低功耗晶體振蕩器整形電路

有效

• 申請?zhí)枺?/td>: 201320585908.4
• 申請日: 2013-09-23
• 公開（公告）號: CN203457106U
• 公開（公告）日: 2014-02-26
• 發(fā)明（設(shè)計(jì)）人: 張文杰;謝亮;金湘亮
• 申請（專利權(quán)）人: 湘潭芯力特電子科技有限公司
• 主分類號: H03B28/00
• 分類號: H03B28/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種晶體振蕩器整形電路，特別涉及一種低功耗晶體振蕩器整形電路。

背景技術(shù)

晶體振蕩器以其頻率穩(wěn)定高被廣泛應(yīng)用于計(jì)時(shí)、時(shí)鐘信號產(chǎn)生等領(lǐng)域，根據(jù)晶體的類型不同，它不僅可以做成單獨(dú)的晶體振蕩器產(chǎn)品應(yīng)用在硬件電路設(shè)計(jì)中用來得到各種頻率的時(shí)鐘信號，也被嵌入在各種集成電路與微處理器中，用于產(chǎn)生該集成電路與微處理器所需的時(shí)鐘信號，比如實(shí)時(shí)時(shí)鐘。晶體振蕩器由晶體和其驅(qū)動組成，正弦波晶體振蕩器產(chǎn)生的波形需要一個(gè)整形電路將正弦波整形為方波給后續(xù)電路應(yīng)用，低功耗產(chǎn)品是應(yīng)用的追求，人們希望時(shí)鐘信號產(chǎn)生電路部分消耗的功耗越小越好，因此不僅要求整形電路自身消耗的功耗小，而且還要能減小后續(xù)時(shí)鐘使用電路的功耗，甚至要求從時(shí)序的角度考慮以盡量節(jié)省功耗。互補(bǔ)CMOS反向器能夠?qū)⒄也ㄐ盘栒螢榉讲ㄐ盘枺谡芜^程中互補(bǔ)CMOS反向器自身消耗的功率大，且給后續(xù)時(shí)鐘使用電路帶來較大的功耗。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中的上述技術(shù)問題，本實(shí)用新型提供一種功耗低、結(jié)構(gòu)簡單的晶體振蕩器整形電路。

為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案如下：一種低功耗晶體振蕩器整形電路，包括多個(gè)PMOS管與多個(gè)NMOS管，其中第一PMOS管、第三PMOS管、第一NOMS管、第三NOMS管的柵極連接形成信號輸入端，第一PMOS管與第一NMOS管的漏極連接，并且連至第二PMOS管和第二NMOS管的柵極，第二PMOS管與第二NMOS管的漏極連接，并且連至第四PMOS管和第四NMOS管的柵極，形成信號輸出端，第三PMOS管、第四PMOS管的漏極與第一POMS管的源極連接，第三NMOS管、第四NMOS管的漏極與第一NMOS管的源極連接，第二PMOS管、第三PMOS管、第四PMOS管的源極連接形成電源端，第二NMOS管、第三NMOS管、第四NMOS管的源極連接形成電源地，第二PMOS管與第二NMOS管形成第一反向器。

上述的低功耗晶體振蕩器整形電路中，所述第一反向器為奇數(shù)個(gè)反向器的串聯(lián)。

上述的低功耗晶體振蕩器整形電路中，所述電源端為供電電源輸入端或?yàn)殡娫崔D(zhuǎn)換電路輸出端。

本實(shí)用新型能對晶體振蕩器產(chǎn)生的正弦波信號進(jìn)行處理，將正弦波信號整形為上升沿和下降沿都非常陡的方波信號，不僅整形電路自身消耗的功率小，而且能夠減小后續(xù)時(shí)鐘信號使用電路的功耗。

附圖說明

圖1為本實(shí)用新型低功耗晶體振蕩器整形電路。

圖2為本實(shí)用新型低功耗晶體振蕩器整形電路對應(yīng)的符號。

圖3為輸入端正弦波電壓曲線V_IN與輸出端方波電壓曲線V_OUT。

圖4為本實(shí)用新型中實(shí)施例一的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖對本實(shí)用新型進(jìn)一步詳細(xì)說明。

如圖1、圖2所示，低功耗晶體振蕩器整形電路包括多個(gè)PMOS管與多個(gè)NMOS管，其中第一PMOS管1、第三PMOS管5、第一NOMS管2、第三NOMS管6的柵極連接形成信號輸入端IN，第一PMOS管1與第一NOMS管2的漏極連接，并且連至第二PMOS管3與第二NMOS管4的柵極，形成節(jié)點(diǎn)X，第二PMOS管3與第二NMOS管4的漏極連接，并且連至第四PMOS管7、第四NMOS管8的柵極，形成信號輸出端OUT，第三PMOS管5、第四PMOS管7的漏極與第一POMS管1的源極連接，第三NMOS管6、第四NMOS管8的漏極與第一NMOS管2的源極連接，第二PMOS管3、第三PMOS管5、第四PMOS管7的源極連接形成電源輸入端VP，第二NMOS管4、第三NMOS管6、第四NMOS管8的源極連接形成電源地GND，第二PMOS管3與第二NMOS管4形成反向器INV1。