[實用新型]集成電路裸片

有效

• 申請號: 201320583017.5
• 申請日: 2013-09-16
• 公開（公告）號: CN203536430U
• 公開（公告）日: 2014-04-09
• 發明（設計）人: J·H·張;L·A·克萊文杰;C·拉登斯;徐移恒;W·克利邁耶;C·戈德堡
• 申請（專利權）人: 意法半導體公司;國際商業機器公司
• 主分類號: H01L23/538
• 分類號: H01L23/538
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張寧

技術領域

本公開涉及集成電路設計的領域。本公開更具體地涉及在集成電路裸片內的金屬互連。

背景技術

隨著集成電路技術持續縮小尺寸至更小的技術節點，線互連的后端工藝變得非常有挑戰性且難以實現。使用諸如雙圖案化之類的復雜圖案化方案來提供越來越小的互連特征部。由于集成電路內的過孔和金屬線變得越來越小且越來越靠近，在集成電路內可能出現許多問題。這些問題可以包括在制造期間光刻掩膜的對準困難以及集成電路的壽命期間的與時間有關的電擊穿和電遷移。

實用新型內容

鑒于前述背景技術，因此本實用新型的目的在于提供一種至少部分地克服上述技術問題的技術方案。

根據本實用新型的一個方面，提供一種集成電路裸片，包括：半導體襯底；所述半導體襯底中的多個晶體管；位于所述半導體襯底之上的第一金屬跡線和第二金屬跡線；在所述第一金屬跡線和所述第二金屬跡線之上的第一金屬間電介質層；在所述第一金屬間電介質層中的第一孔隙；在所述第一孔隙中的導電材料；以及在所述導電材料中的第二孔隙，所述第二孔隙通過所述導電材料限定彼此隔離的第一導電插塞和第二導電插塞，所述第一導電插塞與所述第一金屬跡線電接觸，所述第二導電插塞與所述第二金屬跡線電接觸。

優選地，所述集成電路裸片包括在所述第二孔隙中的在所述第一導電插塞和所述第二導電插塞的側壁上的密封電介質層，所述密封電介質層是與所述第一金屬間電介質層不同的材料。

優選地，所述密封電介質層在所述第一導電插塞和所述第二導電插塞之間的所述第二孔隙中限定了中空空間。

優選地，所述集成電路裸片包括在所述第一金屬間電介質層和所述密封電介質層之上的第二金屬間電介質層。

優選地，所述密封電介質層包括氮化硅。

優選地，所述導電材料是銅。

優選地，所述集成電路裸片包括：第二金屬間電介質層，所述第二金屬間電介質層位于所述第一金屬跡線和所述第二金屬跡線之上并且位于所述第一金屬間電介質層之下；在所述第一金屬跡線和所述第二金屬跡線之上的所述第二金屬間電介質層上形成第三金屬跡線和第四金屬跡線；以及通過刻蝕所述第一金屬間電介質層和所述第二金屬間電介質層來形成所述第一孔隙。

通過使用根據本實用新型的實施例可以至少獲得部分的對應有益效果。

附圖說明

圖1是根據一個實施例的集成電路裸片的截面圖。

圖2是根據一個實施例的在第一金屬間電介質層中形成了第一溝槽的集成電路裸片的截面圖。

圖3是根據一個實施例的在第一溝槽中打開了更多溝槽的集成電路裸片的截面圖。

圖4是根據一個實施例的具有沉積在溝槽中的阻擋層的集成電路裸片的截面圖。

圖5是根據一個實施例的具有填充溝槽的導電材料的集成電路裸片的截面圖。

圖6是根據一個實施例的導電材料被平坦化的集成電路裸片的截面圖。

圖7A是根據一個實施例的具有在限定金屬插塞的導電材料中刻蝕的第三溝槽的集成電路裸片的截面圖。

圖7B是根據替選實施例的具有在限定金屬插塞的導電材料中刻蝕的第三溝槽的集成電路裸片的截面圖。

圖8是根據一個實施例的保護電介質層形成在金屬插塞上和在第三溝槽的側壁上之后的集成電路裸片的截面圖。

圖9是根據一個實施例的保護電介質層形成在金屬插塞上和填充第三溝槽之后的集成電路裸片的截面圖。

圖10A是根據一個實施例的具有包括雙足分支結構的金屬互連的集成電路裸片的截面圖。

圖10B是根據替選實施例的具有包括雙足分支結構的金屬互連的集成電路裸片的截面圖。

具體實施方式

圖1是包括半導體襯底32和電介質層36的集成電路裸片30的截面圖。晶體管34形成在襯底32中。第一掩膜跡線38a和38b形成在襯底32上。每個金屬跡線38a、38b由薄阻擋層40加襯。第一金屬跡線38a和38b以及電介質層36被覆蓋在電介質覆蓋層42中。雖然在圖1中示出了六個第一金屬跡線，但是在本文中僅僅標出了兩個第一金屬跡線38a和38b。