[實用新型]USB時鐘產生電路

有效

• 申請號: 201320573449.8
• 申請日: 2013-09-16
• 公開（公告）號: CN203433407U
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 楊修;鄒錚賢
• 申請（專利權）人: 四川和芯微電子股份有限公司
• 主分類號: G06F1/04
• 分類號: G06F1/04;G06F13/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及USB通訊領域，更具體地涉及一種USB時鐘產生電路。

背景技術

USB是英文Universal?Serial?BUS的縮寫，中文含義是“通用串行總線”。USB因為其通訊速度快、接口簡單、應用方便等優點，已經成為了目前PC、MP4、手機、PDA（Personal?Digital?Assistant，掌上電腦）、數碼相機、打印機、掃描儀等電子設備的必備標準接口之一，在信息通訊和數據傳輸等方面得到了廣泛地應用。

常規的通訊系統往往都各自需要一個相對準確的時鐘源，利用這個時鐘源，在通訊系統內部再經過分頻或倍頻等邏輯產生通訊系統工作所需主時鐘，對傳輸的數據流進行分析、采集，以達到數據通訊的目的。USB通訊系統也不例外，在USB的高速通訊（通訊速度達到480MHz即為高速通訊）中，系統對數據傳輸時鐘精確度的要求較高（±0.5‰）。因此，USB通訊系統通常是在USB主體結構上外接晶振的時鐘方案，即外部通過晶振產生一個準確的時鐘（例如12MHz）輸入USB主體結構的芯片內部，芯片內部再通過PLL等邏輯模塊倍頻，產生最終系統所需的高速工作時鐘480MHz。

由于晶振的原因，USB主體結構的芯片就至少需要空余兩個管腳給晶振，這樣的話，在一些管腳相對較少的電子產品中，就無法采用USB通訊系統進行通訊。例如，在常規的SIM卡之類的電子產品中，管腳一般只有4～7個，由于其它系統功能的需要，使得根本無法額外再分配兩個管腳給晶振，從而根本無法采用USB主體結構進行通訊。

再則，隨著制作工藝的發展和設計技術的提高，電子產品的體積愈來愈小型化，且電子產品的管腳也在不斷的減少。而晶振元件的體積相對SOC（System?on?Chip，系統級芯片）芯片還是比較大的，這樣將會制約產品的高集成小型化的發展。從而，晶振成為制約USB主體結構芯片的應用及發展的關鍵因素。

當然，USB主體結構的芯片內部也可以通過RC/LC振蕩器生成時鐘，并提供給系統使用。但是由于RC/LC振蕩器工藝偏差或其它因素影響，最終芯片內振蕩器生成時鐘與設計目標通常存在±20％的偏差，無法滿足系統傳輸的精度需求。

因此，有必要提供一種改進的用于供USB通訊系統進行正常通訊的USB時鐘產生電路來克服上述缺陷。

實用新型內容

本實用新型的目的是提供一種USB時鐘產生電路，本實用新型的技術方案通過為USB主機接口產生配置一個合適的工作時鐘，使得無需外部晶振就可使USB主機接口與USB外設進行高精度的通訊。

為實現上述目的，本實用新型的提供一種USB時鐘產生電路，用于產生USB主機的工作時鐘，其包括：內部振蕩器、可控分頻器、倍頻器、USB主機接口及分頻控制器；所述內部振蕩器產生具有固定頻率的時鐘；所述可控分頻器與所述內部振蕩器連接，且將所述內部振蕩器產生的時鐘按設定的分頻比進行分頻；所述倍頻器和所述可控分頻器連接，所述倍頻器將所述可控分頻器分頻后的時鐘按固定倍頻率倍頻；所述USB主機接口與所述倍頻器連接，所述倍頻器將倍頻后的時鐘傳送至所述USB主機接口，且所述USB主機接口根據倍頻器提供的時鐘與USB外設進行配置響應；所述分頻控制器分別與所述USB主機接口及所述可控分頻器連接，所述USB主機接口將其與USB外設進行配置響應的結果傳送至所述分頻控制器，所述分頻控制器根據所述USB主機接口反饋的響應結果，在設定的分頻比范圍內調節所述可控分頻器的分頻比，且當所述可控分頻器的分頻比調節完后，所述分頻控制器控制所述可控分頻器按固定的分頻比進行分頻。

較佳地，所述內部振蕩器為RC振蕩器或LC振蕩器。

較佳地，所述分頻控制器根據所述USB主機接口反饋的響應結果，在設定的分頻比范圍內按從大到小的順序控制調節所述可控分頻器的分頻比。

較佳地，所述分頻控制器記錄每個時鐘下所述USB主機接口反饋的響應結果，當所述USB主機接口在倍頻器輸出的所有時鐘下完成一輪與USB外設的配置響應后，所述分頻控制器根據一輪中的所有響應結果記錄USB主機接口與USB外設配置響應的時鐘的有效長度，且所述分頻控制器根據所述有效長度的中點值對應的分頻比確定所述可控分頻器的固定分頻比。