[實用新型]一種基于native NMOS晶體管的高電源抑制LDO穩壓器有效
| 申請號： | 201320562128.8 | 申請日： | 2013-09-11 |
| 公開（公告）號： | CN203405752U | 公開（公告）日： | 2014-01-22 |
| 發明（設計）人： | 李景虎;張遠燚;劉德佳 | 申請（專利權）人： | 福建一丁芯光通信科技有限公司 |
| 主分類號： | G05F1/56 | 分類號： | G05F1/56 |
| 代理公司： | 哈爾濱市松花江專利商標事務所 23109 | 代理人： | 張宏威 |
| 地址： | 350003 福建省福州市*** | 國省代碼： | 福建;35 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 native nmos 晶體管 電源 抑制 ldo 穩壓器 | ||
技術領域
本實用新型涉及一種基于native?NMOS晶體管的高電源抑制LDO穩壓器，屬于集成電路領域。
背景技術
隨著半導體加工技術的日益發展，集成電路的規模和集成度不斷提高，包括模擬、數字和射頻等多個電路模塊的片上系統（SOC）得到了廣泛的應用，并且向著日益低成本、高集成度、小型化和手持式的方向發展。但是，這些SOC的性能也容易受到高頻數字開關、射頻模塊等噪聲的干擾，降低了電路的信噪比而影響系統的性能。為了降低環境中高頻噪聲對SOC性能的影響，在系統中應用LDO穩壓器已經成為了一種主流趨勢。
傳統LDO穩壓器結構如圖1所示，其片內電路結構由誤差放大器A1、PMOS晶體管MP、補償電容C1和反饋電阻R1、R2組成，片外電容C2和負載電阻RL分別為該LDO穩壓器應用電路的等效負載電容和等效負載電阻。其中誤差放大器A1將參考電壓VREF與反饋節點VF的電壓差進行放大，誤差放大器A1輸出VO_A1用來驅動PMOS晶體管MP的柵極。該LDO穩壓器的輸出電壓VOUT可以表示為
其中VDROP是LDO穩壓器的降落電壓，VDD是電源電壓，是晶體管MP的過驅動電壓。LDO穩壓器降落電壓是評價LDO穩壓器性能的重要指標，降落電壓越小，LDO穩壓器的輸出效率就越高。由于PMOS晶體管MP和誤差放大器A1的共同作用，LDO穩壓器的輸出電壓受電源上干擾噪聲的影響將顯著改善。其中LDO穩壓器對于電源上噪聲的抑制程度一般用電源抑制（PSR）來表示。理論研究結果表明，傳統LDO穩壓器的電源抑制隨頻率變化可以表示為
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于福建一丁芯光通信科技有限公司，未經福建一丁芯光通信科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201320562128.8/2.html，轉載請聲明來源鉆瓜專利網。
