[實(shí)用新型]頻率倍增電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201320545548.5
• 申請(qǐng)日: 2013-09-04
• 公開(kāi)（公告）號(hào): CN203590156U
• 公開(kāi)（公告）日: 2014-05-07
• 發(fā)明（設(shè)計(jì)）人: 劉雄
• 申請(qǐng)（專(zhuān)利權(quán)）人: 蘇州蘇爾達(dá)信息科技有限公司
• 主分類(lèi)號(hào): H03B19/00
• 分類(lèi)號(hào): H03B19/00
• 代理公司: 常州市維益專(zhuān)利事務(wù)所 32211
• 代理人: 王凌霄

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種電路領(lǐng)域，尤其涉及一種頻率倍增電路。?

背景技術(shù)

頻率倍增電路指的是一種電路，根據(jù)輸入的信號(hào)，產(chǎn)生兩倍頻率信號(hào)的電路。該頻率倍增器可用于鎖相環(huán)的參考時(shí)鐘頻率的倍增，可降低鎖相環(huán)的輸出和參考時(shí)鐘的倍增關(guān)系，降低輸出信號(hào)的相位噪聲。或者可以降低參考時(shí)鐘的頻率，降低器件和解決方案的成本。可廣泛運(yùn)用在鎖相環(huán)、射頻前端、高速串行數(shù)字通信等領(lǐng)域。?

現(xiàn)有的技術(shù)一般依賴(lài)于鎖相環(huán)產(chǎn)生，但鎖相環(huán)比較復(fù)雜、面積大，功耗高，需要工藝支持。?

發(fā)明內(nèi)容

本實(shí)用新型所要解決的技術(shù)問(wèn)題是，提供一種結(jié)構(gòu)簡(jiǎn)單，功耗低的頻率倍增電路。?

為了解決上述技術(shù)問(wèn)題，本實(shí)用新型是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：一種頻率倍增電路，具有時(shí)鐘源模塊，所述時(shí)鐘源模塊輸出端上并聯(lián)有多相位可變延遲器、沿比較器和沿檢測(cè)和輸出緩沖模塊；所述沿比較器的輸出端連接多相位可變延遲器，多相位可變延遲器輸出端上并聯(lián)有多相位延遲0.5T時(shí)鐘模塊、多相位延遲1TE時(shí)鐘模塊、多相位延遲1TL時(shí)鐘模塊和多相位延遲1T時(shí)鐘模塊，所述多相位延遲0.5T時(shí)鐘模塊連接沿檢測(cè)和輸出緩沖模塊的輸入端，多相位延遲1TE時(shí)鐘模塊、多相位延遲1TL時(shí)鐘模塊和多相位延遲1T時(shí)鐘模塊均連接沿比較器的輸入端。?

優(yōu)選的，所述時(shí)鐘源模塊為晶振輸出的等參考時(shí)鐘。?

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益之處是：這種頻率倍增電路可以實(shí)現(xiàn)更多的倍增數(shù)，結(jié)構(gòu)比較簡(jiǎn)單，功耗也比較低。?

附圖說(shuō)明：

下面結(jié)合附圖對(duì)本實(shí)用新型進(jìn)一步說(shuō)明。

圖1是本實(shí)用新型頻率倍增電路結(jié)構(gòu)示意圖。?

圖中：1、時(shí)鐘源模塊；2、多相位可變延遲器；2-1、多相位延遲0.5T時(shí)鐘模塊；2-2、多相位延遲1TE時(shí)鐘模塊；2-3、多相位延遲1TL時(shí)鐘模塊；2-4、多相位延遲1T時(shí)鐘模塊；3、沿比較器；4、沿檢測(cè)和輸出緩沖模塊。?

具體實(shí)施方式：

下面結(jié)合附圖及具體實(shí)施方式對(duì)本實(shí)用新型進(jìn)行詳細(xì)描述：

圖1所示一種頻率倍增電路，具有時(shí)鐘源模塊1，所述時(shí)鐘源模塊1為晶振輸出的等參考時(shí)鐘或者其他任何需要倍增的時(shí)鐘，所述時(shí)鐘源模塊1輸出端上并聯(lián)有多相位可變延遲器2、沿比較器3和沿檢測(cè)和輸出緩沖模塊4；所述沿比較器3的輸出端連接多相位可變延遲器2，多相位可變延遲器2輸出端上并聯(lián)有多相位延遲0.5T時(shí)鐘模塊2-1、多相位延遲1TE時(shí)鐘模塊2-2、多相位延遲1TL時(shí)鐘模塊2-3和多相位延遲1T時(shí)鐘模塊2-4，所述多相位延遲0.5T時(shí)鐘模塊2-1連接沿檢測(cè)和輸出緩沖模塊4的輸入端，多相位延遲1TE時(shí)鐘模塊2-2、多相位延遲1TL時(shí)鐘模塊2-3和多相位延遲1T時(shí)鐘模塊2-4均連接沿比較器3的輸入端。

具體地，時(shí)鐘源模塊1輸出經(jīng)過(guò)一個(gè)多相位可變延遲器2，產(chǎn)生多相位延遲0.5T時(shí)鐘模塊2-1、多相位延遲1TE時(shí)鐘模塊2-2、多相位延遲1TL時(shí)鐘模塊2-3和多相位延遲1T時(shí)鐘模塊2-4。其中，輸入到多相位延遲1T時(shí)鐘模塊2-4間有2N級(jí)延遲，輸入到多相位延遲0.5T時(shí)鐘模塊2-1間有N級(jí)延遲。N由輸入頻率和多相位可變延遲器2的設(shè)計(jì)等相關(guān)參數(shù)決定。?

正常工作時(shí)，即使輸入的時(shí)鐘占空比不是50%，多相位延遲1T時(shí)鐘模塊2-4將通過(guò)一個(gè)沿比較器3和可變延遲電路組成的反饋回路來(lái)保證它的上升沿和輸入的時(shí)鐘的上升沿一致，因此，多相位延遲0.5T時(shí)鐘模塊2-1的上升沿將發(fā)生在輸入時(shí)鐘周期一半的時(shí)候，不管輸入的時(shí)鐘的占空比如何。由此保證了輸出時(shí)鐘的頻率為輸入的時(shí)鐘頻率的兩倍。類(lèi)似同樣的做法，可以實(shí)現(xiàn)輸出時(shí)鐘的頻率為輸入的時(shí)鐘頻率的三倍，四倍等。所需要做的，只是將整個(gè)延遲電路改為3N或者4N個(gè)延遲。同理還可以實(shí)現(xiàn)跟多的倍增數(shù)。?

這種頻率倍增電路可以實(shí)現(xiàn)更多的倍增數(shù)，結(jié)構(gòu)比較簡(jiǎn)單，功耗也比較低。?

需要強(qiáng)調(diào)的是：以上僅是本實(shí)用新型的較佳實(shí)施例而已，并非對(duì)本實(shí)用新型作任何形式上的限制，凡是依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本實(shí)用新型技術(shù)方案的范圍內(nèi)。?