[實用新型]PLL電路參考時鐘切換電路系統

有效

• 申請號: 201320495658.5
• 申請日: 2013-08-14
• 公開（公告）號: CN203387495U
• 公開（公告）日: 2014-01-08
• 發明（設計）人: 胡水根;時劍;鄒輝
• 申請（專利權）人: 江西航天海虹測控技術有限責任公司
• 主分類號: H03L1/02
• 分類號: H03L1/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及一種模擬量變換電路，具體地說是涉及一種通過切換PLL（鎖相環）參考時鐘來保證鎖相環工作工作狀態的PLL電路參考時鐘切換電路系統。

背景技術

在要求較高的振蕩電路中，LC振蕩電路、陶瓷振蕩電路、聲表面波振蕩電路和介質振蕩電路都存在頻率準確度和頻率穩定度不足的情況，而高頻晶體又存在晶片加工困難和容易碎裂等情況。PLL技術利用對分頻后的射頻信號與低頻基準信號進行相位比較的方法，成功地利用了低頻晶體的特性，實現了射頻頻率的高準確度的高穩定性。

在采用PLL技術的多頻段調頻發射機中，為保證頻段的覆蓋范圍，各個頻段相接處必然存在交叉頻率段。由于在交叉頻率點上存在兩種鎖相電壓，在不同的溫度環境下使用該設備時調制指數可能會出現較大的跳變。

實用新型內容

本實用新型所要解決的技術問題是在頻段的覆蓋范圍解決調制指數不確定的現象，確保設備的調制指數在允許的工作溫度下不會發生跳變。

為實現上述目的，本實用新型采取以下技術方案：PLL電路參考時鐘切換電路系統，包括PLL模塊，所述PLL模塊包括VCO（壓控振蕩器）、分頻器A、分頻器B、鑒相器和寄存器；晶振A和晶振B的輸出端分別連接摸擬開關的輸入端，摸擬開關的輸出端通過分頻器A與鑒相器連接；PLL模塊中寄存器的CLK、DATA輸入端分別接單片機，PLL模塊的鑒相器輸出CP端口接環路濾波器的輸入端，環路濾波器的輸出端和調制信號（基帶信號）分別連接加法器的兩個輸入端，加法器的輸出端連接PLL模塊的VCO的調諧電壓輸入端口，VCO通過分頻器B與鑒相器連接；單穩態電路的輸出端連接開關的輸入端；開關的輸出端連接模擬開關的選擇輸入端口，開關的狀態控制端口為輸入端口。

本實用新型取得的有益效果是，通過切換PLL參考時鐘來保證鎖相環工作狀態，可確保設備的調制指數在允許的工作溫度下不會發生跳變，實現了射頻頻率的高準確度和高穩定性。

附圖說明

圖1是本實用新型的電路實現原理方框圖。

圖2是PLL模塊的調諧電壓與VCO頻率關系曲線圖。

具體實施方式

以下結合附圖和實施例對本實用新型作進一步說明，參見附圖1，PLL電路參考時鐘切換電路系統，包括PLL模塊2，所述PLL模塊2包括VCO（壓控振蕩器）21、分頻器A23、分頻器B22、鑒想器24和寄存器25，晶振A4和晶振B5的輸出端分別連接摸擬開關3的輸入端，摸擬開關3的輸出端通過分頻器A23與鑒相器24連接，PLL模塊2中寄存器25的CLK、DATA輸入端分別接單片機8，PLL模塊2的鑒相器24輸出CP端口接環路濾波器9的輸入端，環路濾波器9的輸出端和調制信號（基帶信號）分別連接加法器1的兩個輸入端，加法器1的輸出端連接PLL模塊2的VCO21的調諧電壓VT輸入端口，VCO21通過分頻器B22與鑒想器24連接；單穩態電路6的輸出端連接開關7的輸入端，開關7的輸出端連接模擬開關3的選擇輸入端口，開關7的狀態控制端口C為輸入端口。

實用例：如圖1、圖2，本實用新型采用單穩態電路，穩定時間約0.5S,上電時電路輸出高電平，狀態穩定后翻轉為低電平；采用雙晶振：晶振A4工作在正常參考頻率；晶振B5頻率選擇，如電路工作在晶振A4時鐘頻率上，鎖相電壓在V1～V2之間時，選擇晶振B5能使VCO21的調諧電壓VT靠近（或略低于）V3；采用模擬開關3對兩個晶振的輸出信號進行切換，選通信號由單穩態電路6提供。

本實用新型電路功能如圖1中的?PLL模塊2電路由VCO21電路、分頻電路和鑒相器24電路組成，用于產生射頻信號，該射頻信號分成兩路輸出，一路作為射頻信號輸出，另一路經過內部的分頻電路進行分頻后與由晶振A?4或晶振B5提供的參考時鐘分頻信號進行相位比較，比較后產生的相差信號通過環路濾波器9電路形成所需的控制電壓，該電壓通過由運放電路組成的加法器1與調制信號進行累加，產生最終的控制電壓信號，控制VCO21工作，形成射頻輸出調制信號。

單片機8的主要功能是對PLL模塊2電路的內部寄存器25寫入數據，完成對射頻信號頻率的設置。

單穩態電路6的作用是在上電時輸出一個約半秒的低電平信號，然后轉變為高電平，用于控制摸擬開關3的工作。狀態控制信號為開關7的輸入端口，通過接地或懸空來控制開關7的工作狀態。當產品不需要在上電時對晶振進行切換，此時可以通過改變開關7的輸入狀態將單穩態電路9的輸出信號進行切斷。