[實用新型]一種二階補償基準電壓產(chǎn)生電路

有效

• 申請?zhí)枺?/td>: 201320433449.8
• 申請日: 2013-07-19
• 公開（公告）號: CN203350306U
• 公開（公告）日: 2013-12-18
• 發(fā)明（設計）人: 謝生;付友;毛陸虹;張世林
• 申請（專利權）人: 天津大學
• 主分類號: G01R1/28
• 分類號: G01R1/28;G05F1/567
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 溫國林

1.一種二階補償基準電壓產(chǎn)生電路，其特征在于，所述二階補償基準電壓產(chǎn)生電路包括：PTAT電流生成電路、PTAT電流平方生成電路、第四PMOS管和第五電阻，其中，

所述PTAT電流生成電路包括：第一PMOS管的源級接電源，第一PMOS管漏極接第三電阻，所述第三電阻的另一端接第六NPN晶體管的基極和集電極，所述第六NPN晶體管的發(fā)射極接第五電阻，所述第五電阻另一個端口接地；第二PMOS管源級接所述電源，第二PMOS管漏級接第二電阻，所述第二電阻另一端接第一電阻，第一電阻的另一端接第七NPN晶體管基極和集電極，所述第七NPN晶體管發(fā)射極接第五電阻，第五電阻另一個端口接所述地；運算放大器的反向輸入端接所述第六NPN晶體管基極和集電極，所述運算放大器的同向輸入端接所述第二電阻和所述第一電阻之間，所述運算放大器輸出端接所述第一PMOS管、所述第二PMOS管的柵級；

所述PTAT電流平方生成電路包括：第五PMOS管的源級接所述電源，所述第五PMOS管柵級接所述第一PMOS管、所述第二PMOS管柵級，所述第五PMOS管漏級接第一NPN晶體管集電極和基極，所述第一NPN晶體管發(fā)射級接第三NPN晶體管集電極和基極，所述第三NPN晶體管發(fā)射級接地；第二NPN晶體管集電極接所述電源，所述第二NPN晶體管基極接第一NPN晶體管基極，所述第二NPN晶體管發(fā)射級接第四NPN晶體管集電極，所述第四NPN晶體管基級接第三NPN晶體管基極，所述第四NPN晶體管發(fā)射級接地；第四電阻一端接所述第四NPN晶體管集電極，另一端接所述地；第三PMOS管源級接所述電源，所述第三PMOS管柵級和漏極短接，所述第三PMOS管漏極接第五NPN晶體管集電極，所述第五NPN晶體管基極接所述第四NPN晶體管集電極，所述第五NPN晶體管發(fā)射級接所述地；

所述第四PMOS管源級接所述電源，所述第四PMOS管柵級接所述第三PMOS管柵級，第四PMOS管漏級接所述第五電阻。