[實用新型]無電阻的帶隙基準源

有效

• 申請號: 201320428827.3
• 申請日: 2013-07-16
• 公開（公告）號: CN203366178U
• 公開（公告）日: 2013-12-25
• 發明（設計）人: 賀紅荔;劉楠;莊在龍
• 申請（專利權）人: 江蘇芯創意電子科技有限公司
• 主分類號: G05F3/30
• 分類號: G05F3/30
• 代理公司: 上海翼勝專利商標事務所(普通合伙) 31218
• 代理人: 孫佳胤

技術領域

本實用新型涉及集成電路設計領域，尤其涉及一種為芯片電路提供參考電壓和參考電流的新型無電阻的帶隙基準源。

背景技術

在基準電壓源的設計過程中，通常采用基于硅的帶隙電壓產生固定電壓的技術來產生基準電壓，其原理在于，將一個正溫度系數（Proportional?To?Absolute?Temperature，PTAT）的電壓和一個負溫度系數（Complementary?To?Absolute?Temperature，CTAT）的電壓按一定的比例相加，產生不隨環境溫度、電源電壓變化的電壓值。當溫度接近0K時，這個基準電壓接近硅的帶隙電壓，稱為“帶隙基準”電壓。

經典的帶隙基準的正溫度系數的電壓通常來自于兩個雙極晶體管的基極-發射極電壓之差ΔV_BE，負溫度系數的電壓即是雙結型晶體管的基極-發射極電壓V_BE。將兩者按照一定比例進行求和，抵消溫度系數，得到具有較好溫度特性的電壓?；鶞孰妷嚎杀硎緸椋篤_REF=V_EB+m·ΔV_EB。

在標準CMOS工藝中，雙極晶體管的特性參數被證實具有最好的重復性（參考文獻Design?of?Analog?CMOS?Integrated?Circuits，Behzad?Razavi）。參考附圖1，現有的帶電阻帶隙基準源的電路圖，采用電阻來調節來自于兩個雙極晶體管的基極-發射極電壓之差。但是電阻的模型精確度較低，且電阻面積較大，增加了制造成本，而且帶來耦合襯底噪聲等不良影響?，F有的開關電容實現等效電阻的方法存在需要額外的電路來產生時鐘信號，增加了電路的復雜度，同時會引入噪聲，以及，芯片內部集成電容又會增加芯片版圖的面積，增加成本等諸多弊端。

實用新型內容

本實用新型所要解決的技術問題是，提供一種無電阻的帶隙基準源，解決現有技術中基準電壓源的設計需要采用電阻或者結構復雜的開關電容，給設計者帶來不便的問題。

為了解決上述問題，本實用新型提供了一種無電阻的帶隙基準源，包括帶隙基準產生電路，所述帶隙基準產生電路包括負溫度系數產生電路和正溫度系數產生電路；所述負溫度系數產生電路包括第一NMOS晶體管，以及連接成二極管形式面積不相同的第一雙極晶體管與第二雙極晶體管，其中所述第一雙極晶體管與第二雙極晶體管的基極與集電極均接地，所述第一雙極晶體管的發射極耦合至一運算放大器的負輸入端，所述第二雙極晶體管的發射極連接至所述第一NMOS晶體管的源極，所述第一NMOS晶體管的漏極耦合至所述運算放大器的正輸入端，并且一電流鏡耦合至所述第一NMOS晶體管的柵極以；所述正溫度系數產生電路包括第三NMOS晶體管與第四NMOS晶體管，其中所述第三NMOS晶體管與第四NMOS晶體管的源極分別連接至第一雙極晶體管的發射極與所述第一NMOS晶體管的漏極，并分別耦合至所述運算放大器的負輸入端和正輸入端，所述電流鏡耦合至所述第三NMOS晶體管與第四NMOS晶體管的柵極，并且一NMOS自偏置管耦合至所述第三NMOS晶體管與第四NMOS晶體管的漏極；所述運算放大器的輸出端耦合至所述電流鏡。

進一步，所述電流鏡包括寬長比相同的第一PMOS晶體管與第二PMOS晶體管，用于實現電流的鏡像作用，其中所述第一PMOS晶體管與第二PMOS晶體管的源極與襯底均接電源，所述第一PMOS晶體管與第二PMOS晶體管的柵極連接在一起并耦合至所述運算放大器的輸出端，所述第一PMOS晶體管的漏極與所述第三NMOS晶體管的柵極相連，所述第二PMOS晶體管的漏極與所述第一NMOS晶體管和第四NMOS晶體管的柵極相連。

進一步，所述第一PMOS晶體管與第二PMOS晶體管的尺寸相同。

進一步，所述NMOS自偏置管包括寬長比相同的第五NMOS晶體管和第六NMOS晶體管，用于為其他晶體管提供偏置，其中所述第五NMOS晶體管和第六NMOS晶體管均為柵極與漏極相接并分別耦合至所述電流鏡，且所述第五NMOS晶體管的柵極與所述第三NMOS晶體管的柵極相連，所述第六NMOS晶體管的柵極與所述第一NMOS晶體管和第四NMOS晶體管的柵極相連，所述第五NMOS晶體管和第六NMOS晶體管的源極分別接至所述第三NMOS晶體管與第四NMOS晶體管的漏極。

進一步，所述第五NMOS晶體管和第六NMOS晶體管的尺寸相同。