[實(shí)用新型]一種容量為512M×8bit的立體封裝SDRAM存儲器

有效

• 申請?zhí)枺?/td>: 201320385609.6
• 申請日: 2013-06-30
• 公開（公告）號: CN203406280U
• 公開（公告）日: 2014-01-22
• 發(fā)明（設(shè)計(jì)）人: 王烈洋;黃小虎;蔣曉華;顏軍
• 申請（專利權(quán)）人: 珠海歐比特控制工程股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L21/60;H01L23/495;H01L23/31;H05K1/18
• 代理公司: 廣東秉德律師事務(wù)所 44291
• 代理人: 楊煥軍

【技術(shù)領(lǐng)域】

本實(shí)用新型涉及存儲設(shè)備，尤其涉及一種容量為512M×8bit的立體封裝SDRAM存儲器。

【背景技術(shù)】

目前，很多印刷電路板（PCB）上都需要裝有SDRAM芯片（SDRAM：動態(tài)隨機(jī)數(shù)據(jù)存儲器），由于每一SDRAM存儲芯片的容量有限，如果在某一應(yīng)用是要使用很大的SDRAM存儲空間，那么就要擴(kuò)充印刷電路板的面積，然后在上面貼置多個(gè)SDRAM芯片。

由于在一些特定場所，對某些使用印刷電路板的設(shè)備所占用的平面空間有一定的限制，可能就需要降低印刷電路板的平面面積；這樣的話，相對較難地?cái)U(kuò)充SDRAM印刷電路板（PCB）上的存儲空間。

【實(shí)用新型內(nèi)容】

本實(shí)用新型要解決的技術(shù)問題是提供一種容量為512M×8bit的立體封裝SDRAM存儲器。

為實(shí)現(xiàn)上述目的,本實(shí)用新型提供如下技術(shù)方案：

一種容量為512M×8bit的立體封裝SDRAM存儲器，包括四個(gè)容量為128M×8bit的SDRAM芯片，其特征在于，還包括從下至上進(jìn)行堆疊的一個(gè)引線框架層和四個(gè)芯片層，引線框架層上設(shè)有用于對外連接的引腳，每個(gè)芯片層上置放一個(gè)所述SDRAM芯片；所述堆疊的一個(gè)引線框架層和四個(gè)芯片層經(jīng)灌封、切割后在周邊上露出電氣連接引腳，并在外表面設(shè)有鍍金連接線；鍍金連接線將所述一個(gè)引線框架層和四個(gè)芯片層上露出的電氣連接引腳進(jìn)行相應(yīng)連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。

四個(gè)SDRAM芯片的數(shù)據(jù)總線、地址線、WE寫信號線、CLK時(shí)鐘、CKE時(shí)鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別復(fù)合，四個(gè)SDRAM芯片的片選信號線并置。

由四個(gè)容量為128M×8bit的SDRAM芯片之間連接成容量為512M×8bit的SDRAM存儲器的技術(shù)屬于本技術(shù)領(lǐng)域人員通常掌握的技術(shù)，本實(shí)用新型的創(chuàng)造點(diǎn)是利用四個(gè)芯片層來置放SDRAM芯片，然后通過堆疊、灌封、切割后在外表面設(shè)置鍍金連接線以將置芯片的四個(gè)芯片層和一個(gè)引線框架層的引腳接線連接成一個(gè)立體封裝SDRAM存儲器，通過立體封裝方式避免在一個(gè)芯片層上進(jìn)行并置所有SDRAM芯片，減少了占用印刷電路板的平面空間，從而減少了印刷電路板的平面空間，尤其適合應(yīng)用于航空、航天領(lǐng)域。

【附圖說明】

圖1為本實(shí)用新型的截面圖；

圖2為本實(shí)用新型的四個(gè)SDRAM芯片連接示意圖。

【具體實(shí)施方式】

如圖1和圖2所示，本實(shí)施例提供的一種容量為512M×8bit的立體封裝SDRAM存儲器，包括從下至上進(jìn)行堆疊的一個(gè)引線框架層和四個(gè)芯片層：一設(shè)有用于對外連接的引腳11的引腳芯片層1，一貼裝有SDRAM芯片21的芯片層2，一貼裝有SDRAM芯片31的芯片層3，一貼裝有SDRAM芯片41的芯片層4，一貼裝有SDRAM芯片51的芯片層5；SDRAM芯片21、31、41、51均采用容量為128M×8bit、TSOP-54(54個(gè)引腳)的封裝SDRAM芯片；堆疊的一個(gè)引線框架層和四個(gè)芯片層經(jīng)灌封、切割后在周邊上露出電氣連接引腳，并在外表面設(shè)有鍍金連接線；鍍金連接線將芯片層上露出的電氣連接引腳進(jìn)行相應(yīng)連接以形成一個(gè)容量為512M×8bit、引腳封裝為TSOP-58（58個(gè)引腳）或TSOP-54（54個(gè)引腳）封裝的立體封裝SDRAM存儲器，引線框架層1的引腳11作為立體封裝SDRAM存儲器的對外接入信號與對外輸出信號的物理連接物。

其中，四個(gè)SDRAM芯片的數(shù)據(jù)總線、地址線、WE寫信號線、CLK時(shí)鐘、CKE時(shí)鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別復(fù)合，四個(gè)SDRAM芯片的片選信號線并置。

引線框架層和四個(gè)芯片層可以采用印刷電路板。

上述立體封裝SDRAM存儲器的制備過程如下：

（1）將引腳11焊接在引線框架層1上；將SDRAM芯片21、31、41、51分別一一對應(yīng)地設(shè)置在芯片層2、3、4、5上；

（2）將引線框架層1、芯片層2、芯片層3、芯片層4、芯片層5從下至上進(jìn)行堆疊；

（3）使用環(huán)氧樹脂對一個(gè)引線框架層和四個(gè)芯片層進(jìn)行灌封，對灌封后的一個(gè)引線框架層和四個(gè)芯片層進(jìn)行切割，以讓一個(gè)引線框架層和四個(gè)芯片層在各自的周邊上露出電氣連接引腳；