[實用新型]一種FPGA片上SRAM電源

有效

• 申請號: 201320382613.7
• 申請日: 2013-06-28
• 公開（公告）號: CN203301367U
• 公開（公告）日: 2013-11-20
• 發明（設計）人: 何弢
• 申請（專利權）人: 成都鴻芯紀元科技有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 成都高遠知識產權代理事務所(普通合伙) 51222
• 代理人: 李高峽

技術領域

本實用新型涉及微電子領域，尤其涉及一種FPGA片上SRAM電源。

背景技術

集成電路的功耗問題是一個熱量問題。所以一切和熱量有關的問題，都可能導致芯片功耗的變化。但是在自然環境中，熱問題又是一個最為普遍的現象。對于半導體集成電路，這些問題也是同樣存在的。自然界的能量總是在不停的轉化，芯片通電之后，很多電能要轉化為熱能。對于規模比較小的芯片，這種轉化過來的能量不會對芯片造成致命的傷害。但是對于規模龐大的芯片，比如CPU、GPU、FPGA，出現功耗過大的問題是不可避免的，并且巨大的熱量會對芯片造成嚴重的，不可恢復的破壞。而且，半導體工藝技術的不斷進步，芯片特征尺寸的不斷減小，不斷的提高芯片的速度不再是一個好的選擇，人們需要一些能效比較高的電路和工藝技術，來保持半導體行業的快速發展。

功耗問題在FPGA中是一個可靠性的設計，電源的消耗量依賴于內部邏輯的轉變數量和適當的工作時鐘頻率。芯片規模增加，電源的消耗量也增加。一個普通的大規模高速的FPGA芯片設計要求有幾個安培的電源電流。沒有一個精確的熱量分析，熱量的增加容易超過允許的最大結溫，給芯片造成不可恢復的破壞。功耗問題的考慮是為了成功的設計完整性。FPGA芯片內部存在大量的SRAM存儲器，SRAM存儲器的電源耗散是芯片熱量的重要來源，主要包括以下幾種方式：

Dynamic?Switching?Power(動態開關功耗)：是芯片內部節點電壓躍遷時對寄生電容充放電所引起的動態開關功耗。

Static?DC?Power(靜態直流功率)是CMOS電路在低電壓擺幅輸入信號驅動時所消耗的靜態直流功率。

實用新型內容

本實用新型旨在提供一種FPGA片上SRAM電源，用于降低FPGA芯片上SRAM存儲器的動態開關功耗和靜態直流功率。

為達到上述目的，本實用新型是采用以下技術方案實現的：

本實用新型公開的FPGA片上SRAM電源，包括用于提供1.2V和1.8V的雙基準電壓的參考電壓電路、用于檢測SRAM電源電壓值和1.2V基準電壓并產生數字邏輯輸出的電壓檢測器、用于抑制或補償SRAM的電源電壓并提高SRAM電源電壓的驅動能力的電壓比較器、用于產生電壓泵輸出電壓的有效VCLK時鐘信號的環形振蕩器、用于為全芯片的SRAM單元提供3.3V的電源支持的電荷泵；所述參考電壓電路連接電壓檢測器，所述電壓檢測器連接環形振蕩器和SRAM單元，所述電壓比較器連接電荷泵，所述環形振蕩器連接電荷泵，所述電荷泵為SRAM單元提供工作電源。

優選的，所述考電壓電路為帶隙基準源，包括：參考電壓電路包括八個PMOS管P1、P2、P3、P4、P5、P6、P7、P8，五個NMOS管N1、N2、N3、N4、N5,三個PNP管PNP1、PNP2、PNP3，二個電阻R1、R2，電容C1,三個反相器INV1、INV2、INV3；外部輸入信號CTL1與PMOS管P1、P3、NMOS管N1的柵極、反相器INV3的輸入端連接，PMOS管P1的漏極連接與PMOS管P2、P4、P6、P7、P8、NMOS管N2的柵極、PMOS管P2、P7的漏極、NMOS管N5的源極連接，PMOS管P3的漏極與PMOS管P4的漏極、NMOS管N1的源極、反相器INV1的輸入端，NMOS管N1的漏極連接NMOS管N2的源極，反相器INV1的輸出端連接反相器INV2的輸入端，反相器INV2的輸出端連接PMOS管P5的柵極，反相器INV3的輸出端連接NMOS管N3的柵極，PMOS管P5的漏極與NMOS管N3、N4的源極、NMOS管N5的柵極、PMOS管P6的漏極連接，NMOS管N4的漏極連接PNP管PNP1的發射極，NMOS管N5的漏極連接電阻R1的一端，電阻R1的另一端連接PNP管PNP2的發射極，PMOS管P8的漏極輸出基準電壓Vref并連接電阻R2的一端，電阻R2的另一端連接PNP管PNP3的發射極，PMOS管P1、P2、P3、P4、P5、P6、P7、P8的源極均連接電源VDD，NMOS管N2、N3的漏極、PNP管PNP1、PNP2、PNP3的基極和集電極均連接電源地,電容C1連接在基準電壓Vref與電源地之間；所述基準電壓Vref為1.2V。