[實用新型]一種八層堆疊式芯片封裝結構有效
| 申請號: | 201320372544.1 | 申請日: | 2013-06-26 |
| 公開(公告)號: | CN203339160U | 公開(公告)日: | 2013-12-11 |
| 發明(設計)人: | 胡立棟;金若虛;陸春榮;劉鵬;張振燕 | 申請(專利權)人: | 力成科技(蘇州)有限公司 |
| 主分類號: | H01L23/498 | 分類號: | H01L23/498;H01L25/065 |
| 代理公司: | 北京同恒源知識產權代理有限公司 11275 | 代理人: | 劉憲池 |
| 地址: | 215000 江蘇*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 堆疊 芯片 封裝 結構 | ||
1.一種八層堆疊式芯片封裝結構,其特征在于,包括:
一基板,具有相對的一頂面和一底面;
八個相同厚度的芯片,堆疊配置于所述基板的頂面上,其中二個芯片為一組,四組芯片呈交叉梯子形堆疊;
多根導線,電性連接于芯片和芯片之間和芯片和基板之間;
封裝結構的封裝空間內填充的絕緣樹脂。
2.根據權利要求1所述的八層堆疊式芯片封裝結構,其特征在于,所述八個芯片由下往上依次為第一芯片、第二芯片、第三芯片、第四芯片、第五芯片、第六芯片、第七芯片、第八芯片;其中,第八芯片通過打線結合技術電性連接至第七芯片和基板;第七芯片通過打線結合技術電性連接至基板;第六芯片通過打線結合技術電性連接至第五芯片和基板;第五芯片通過打線結合技術電性連接至基板;第四芯片通過打線結合技術電性連接至第三芯片和基板;第三芯片通過打線結合技術電性連接至基板;第二芯片通過打線結合技術電性連接至第一芯片和基板;第一芯片通過打線結合技術電性連接至基板。
3.根據權利要求2所述的八層堆疊式芯片封裝結構,其特征在于,所述芯片的厚度為60um,芯片尺寸為13*16mm。
4.根據權利要求3所述的八層堆疊式芯片封裝結構,其特征在于,所述芯片與芯片、芯片與基板用膠帶粘接,膠帶厚度為15um。
5.根據權利要求4所述的八層堆疊式芯片封裝結構,其特征在于,所述基板的該底面配置多個用于焊接于PCB板的錫球。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于力成科技(蘇州)有限公司,未經力成科技(蘇州)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201320372544.1/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種六通道表貼高速光電耦合器
- 下一篇:電路保護元件





