[實(shí)用新型]基于PC104總線的多通道同步數(shù)據(jù)采集卡

有效

• 申請(qǐng)?zhí)枺?/td>: 201320364191.0
• 申請(qǐng)日: 2013-06-24
• 公開（公告）號(hào): CN203299591U
• 公開（公告）日: 2013-11-20
• 發(fā)明（設(shè)計(jì)）人: 葉明
• 申請(qǐng)（專利權(quán)）人: 成都旋極歷通信息技術(shù)有限公司
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種多通道同步數(shù)據(jù)采集卡，尤其涉及一種用于航空數(shù)據(jù)采集的基于PC104總線的多通道同步數(shù)據(jù)采集卡。

背景技術(shù)

PC104總線作為一種國際標(biāo)準(zhǔn)的控制總線，在測(cè)試和控制中得到了廣泛應(yīng)用，但目前市場(chǎng)上還沒有與之配套的多通道同步數(shù)據(jù)采集卡。航空數(shù)據(jù)采集卡用于各種航空數(shù)據(jù)的采集，如飛機(jī)發(fā)動(dòng)機(jī)的運(yùn)行參數(shù)采集等，這類數(shù)據(jù)采集卡要求具有高精度的數(shù)據(jù)采集能力和快速分析與傳輸能力，所以一般采用了FPGA作為編程器件。但傳統(tǒng)的多通道同步數(shù)據(jù)采集卡在FPGA不向顯示器（或主機(jī)）傳輸數(shù)據(jù)時(shí)為低阻狀態(tài)，所以會(huì)形成FPGA和顯示器之間的數(shù)據(jù)干擾，降低數(shù)據(jù)采集的精度。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的就在于為了解決上述問題而提供一種無干擾、高精度的基于PC104總線的多通道同步數(shù)據(jù)采集卡。

本實(shí)用新型通過以下技術(shù)方案來實(shí)現(xiàn)上述目的：

本實(shí)用新型所述基于PC104總線的多通道同步數(shù)據(jù)采集卡包括調(diào)理電路、ADC、時(shí)鐘電路、FPGA、SRAM、顯示器和PC104總線控制器，所述調(diào)理電路輸入模擬信號(hào)，所述FPGA內(nèi)設(shè)有依次串聯(lián)連接的數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊，所述ADC的輸出端與所述數(shù)據(jù)解析模塊的輸入端連接，所述數(shù)據(jù)同步模塊的存儲(chǔ)端與所述SRAM連接，所述數(shù)據(jù)同步模塊的通訊端與所述PC104總線控制器連接，所述PC104總線控制器還與所述顯示器通過PC104總線連接。

ADC，Analog-to-Digital?Converter的縮寫，指模/數(shù)轉(zhuǎn)換器或者模擬/數(shù)字轉(zhuǎn)換器。是指將連續(xù)變量的模擬信號(hào)轉(zhuǎn)換為離散的數(shù)字信號(hào)的器件。真實(shí)世界的模擬信號(hào)，例如溫度、壓力、聲音或者圖像等，需要轉(zhuǎn)換成更容易儲(chǔ)存、處理和發(fā)射的數(shù)字形式。

FPGA（Field－Programmable?Gate?Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

SRAM是英文Static?RAM的縮寫，即靜態(tài)隨機(jī)存儲(chǔ)器。它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。

PC104是一種工業(yè)計(jì)算機(jī)總線標(biāo)準(zhǔn)。PC104總線是一種專門為嵌入式控制而定義的工業(yè)控制總線。PC104總線控制器是針對(duì)PC104總線數(shù)據(jù)傳輸而設(shè)定的通訊控制器。PC104總線控制器與PC104總線可以分開，也可以集成在一起稱為PC104總線控制器或PC104總線。

本實(shí)用新型的有益效果在于：

本實(shí)用新型利用FPGA把模擬信號(hào)經(jīng)過ADC轉(zhuǎn)換成數(shù)字信號(hào)，再利用PC104總線控制器傳輸給顯示器；PC104總線控制器在不與FPGA進(jìn)行數(shù)據(jù)傳輸時(shí)呈高阻狀態(tài)，可防止FPGA與顯示器之間的數(shù)據(jù)干擾，提高數(shù)據(jù)采集精度；另外，F(xiàn)PGA包含數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊三部分，具有防止數(shù)據(jù)丟失、數(shù)據(jù)傳輸速度快的優(yōu)點(diǎn)，尤其適用于航空數(shù)據(jù)采集。

附圖說明

圖1是本實(shí)用新型所述基于PC104總線的多通道同步數(shù)據(jù)采集卡的電路框圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明：

如圖1所示，本實(shí)用新型所述基于PC104總線的多通道同步數(shù)據(jù)采集卡包括調(diào)理電路、ADC、時(shí)鐘電路、FPGA、SRAM、顯示器和PC104總線控制器，調(diào)理電路輸入模擬信號(hào)，調(diào)理電路的輸出端與ADC的輸入端連接，ADC的時(shí)鐘輸入端與時(shí)鐘電路的輸出端連接，F(xiàn)PGA內(nèi)設(shè)有依次串聯(lián)連接的數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊，ADC的輸出端與數(shù)據(jù)解析模塊的輸入端連接，數(shù)據(jù)同步模塊的存儲(chǔ)端與SRAM連接，數(shù)據(jù)同步模塊的通訊端與PC104總線控制器連接，PC104總線控制器還與顯示器通過PC104總線連接。

本實(shí)用新型所述高精度數(shù)據(jù)采集裝置中主要部件采用的型號(hào)如下：

ADC：采用AD公司推出的AD7864，具有高速、低功耗的特點(diǎn)，是四通道同步采樣12位并行接口的A/D轉(zhuǎn)換器，它可以用于馬達(dá)控制、非中斷電源控制、數(shù)據(jù)采集和通訊等。

FPGA：包含數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊三部分，均設(shè)于FPGA內(nèi)。FPGA采用ALTERA公司Cyclone?III系列EP3C16，功耗低、邏輯資源和IO豐富，集成的PLL用于產(chǎn)生串行解碼器的參考時(shí)鐘。各模塊的具體說明如下：