[實用新型]高電源抑制比、低功耗基準電流及基準電壓產生電路

有效

• 申請號: 201320290976.8
• 申請日: 2013-05-24
• 公開（公告）號: CN203350760U
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 胡煒;許育森;黃繼偉;黃鳳英;林安;安奇
• 申請（專利權）人: 福州大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 福州元創專利商標代理有限公司 35100
• 代理人: 蔡學俊

1.一種高電源抑制比、低功耗基準電流產生電路，其特征在于：包括PMOS管P1、PMOS管P2和PMOS管P3以及NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4和NMOS管N5，電源VDD連接所述NMOS管N1的柵極、所述PMOS管P1、PMOS管P2和PMOS管P3的源極以及所述NMOS管N2和NMOS管N3的漏極，所述PMOS管P1的漏極連接所述PMOS管P1、PMOS管P2和PMOS管P3的柵極以及所述NMOS管N1的漏極，所述NMOS管N1的源極連接所述NMOS管N3的源極和所述NMOS管N4的漏極，所述NMOS管N4的柵極連接所述NMOS管N5的柵極和漏極以及所述PMOS管P2的漏極，所述NMOS管N2的柵極連接所述NMOS管N3的柵極和漏極，所述NMOS管N2、NMOS管N4和NMOS管N5的源極連接電源GND，所述PMOS管P3的漏極作為所述基準電流產生電路的輸出端。

2.根據權利要求1所述的高電源抑制比、低功耗基準電流產生電路，其特征在于：還包括一PMOS管P4和PMOS管P5，斷開所述NMOS管N1的柵極、所述NMOS管N2的漏極以及所述NMOS管N3的漏極與電源VDD的連接，所述PMOS管P4和PMOS管P5的源極連接電源VDD，所述PMOS管P4和PMOS管P5的柵極連接所述PMOS管P1的柵極，所述PMOS管P4的漏極連接所述NMOS管N1的柵極和所述NMOS管N2的漏極，所述PMOS管P5的漏極連接所述NMOS管N3的漏極。

3.根據權利要求2所述的高電源抑制比、低功耗基準電流產生電路，其特征在于：還包括一啟動電路，所述啟動電路包括PMOS管Pa、PMOS管Pb、PMOS管Pc、PMOS管Pd和PMOS管Pe以及電容C1和電容C2；電源VDD連接所述PMOS管Pa和PMOS管Pe的源極以及電容C的正極，所述PMOS管Pa的柵極連接所述PMOS管P1的柵極，所述電容C的負極連接所述PMOS管Pa和PMOS管Pb的漏極以及所述PMOS管Pb和PMOS管Pe的柵極，所述PMOS管Pb的源極連接所述PMOS管Pc的漏極和柵極，所述PMOS管Pc的源極連接所述PMOS管Pd的漏極和柵極，所述PMOS管Pd的源極和所述電容C2的負極連接電源GND，所述PMOS管Pe的漏極連接所述電容C2的正極和所述PMOS管P4的漏極。

4.一種高電源抑制比、低功耗基準電壓產生電路，其特征在于：包括一根據權利要求1-3任一項所述的基準電流產生電路、一負溫度系數電壓產生單元、N個正溫度系數電壓產生單元和N+1個PMOS管，N為正整數，所述第1個正溫度系數電壓產生單元的輸出端作為所述基準電壓產生電路的輸出端，所述第1個正溫度系數電壓產生單元的一端串聯所述第1個PMOS管連接到電源VDD，所述第1個正溫度系數電壓產生單元的另一端連接所述第2個正溫度系數電壓產生單元的輸出端，以此類推，所述第N個正溫度系數電壓產生單元的一端串聯所述第N個PMOS管連接到電源VDD，所述第N個正溫度系數電壓產生單元的另一端連接所述負溫度系數電壓產生單元的輸出端，所述N+1個PMOS管的柵極都連接到所述第N+1個PMOS管的漏極以及所述基準電流產生電路的電源端，所述基準電流產生電路的輸出端接地。

5.根據權利要求4所述的高電源抑制比、低功耗基準電壓產生電路，其特征在于：所述正溫度系數電壓產生單元包括NMOS管M1和NMOS管M2，所述NMOS管M1的漏極作為所述正溫度系數電壓產生單元的一端并連接所述NMOS管M1和NMOS管M2的柵極，所述NMOS管M1的源極作為所述正溫度系數電壓產生單元的輸出端并連接所述NMOS管M2的漏極，所述NMOS管M2的源極作為所述正溫度系數電壓產生單元的另一端。

6.根據權利要求4所述的高電源抑制比、低功耗基準電壓產生電路，其特征在于：所述負溫度系數電壓產生單元包括一NMOS管M3，所述NMOS管M3的漏極作為所述負溫度系數電壓產生單元的輸出端并連接所述NMOS管M3的柵極，所述NMOS管M3的源極連接到地。