[實用新型]一種快速優化自動頻率校準電路

有效

• 申請號: 201320284194.3
• 申請日: 2013-05-23
• 公開（公告）號: CN203289409U
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 許美程;沈劍均;葉松
• 申請（專利權）人: 江蘇天源電子有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 江蘇圣典律師事務所 32237
• 代理人: 朱慶華

一、技術領域

本技術方案是應用于頻率綜合器中的自動頻率校準電路，通過頻率搜索與電壓搜索，將壓控振蕩器的頻段鎖定在相噪最優點，解決了傳統自動頻率校準電路只能鎖定頻率，無法最優化相噪的問題。

二、背景技術

現有技術中，參考圖1，頻率綜合器主要由參考振蕩器1、鑒頻鑒相器2、電荷泵3、環路濾波器4、壓控振蕩器5、分頻器8和自動頻率校準電路9構成。為了得到較低的相位噪聲和較寬的頻率輸出范圍，壓控振蕩器5普遍是由低壓控增益的電感電容壓控振蕩電路7加上電容開關陣列6構成，而自動頻率校準電路9就是通過控制電容開關陣列6來調諧壓控振蕩器5的頻率輸出范圍。

傳統的適用于上述頻率綜合器的自動頻率校準電路一般通過頻率搜索的方式來確定電容陣列的開關狀態，這種方案主要存在著三個固有的缺點：

1）失鎖檢測不靈敏，時間過長。由于電感電容壓控振蕩器7會隨工藝、溫度的變化而發生頻率飄移，所以要求自動頻率校準電路9必須實時監控頻率綜合器的鎖定狀態，一旦發現失鎖就要立即介入，重新選擇一個可以鎖定的電容陣列控制字。傳統自動頻率校準電路一般是通過比較兩個計數器（第一計數器10和第二技術器11）的差異來判斷頻率綜合器的鎖定狀態，由于ref和fdb兩路時鐘頻率較慢，所以需要很長時間才能比較出兩路時鐘的頻率差異。此外，由于計數器位寬的限制，當ref和fdb兩路時鐘頻率差異較小時，傳統自動頻率校準電路的失鎖檢測就失效了。

2）對電感電容壓控振蕩器7產生不利影響。由于傳統自動頻率校準電路需要實時工作來監測頻率綜合器的鎖定狀態，而數字電路在工作時會在電源上產生較大的紋波，這些紋波會通過電源影響電感電容壓控振蕩器7，從而在輸出的頻譜上產生不利的雜散。

3）無法最優化頻率綜合器輸出頻率的相噪。N位的電容開關陣列6有個不同的頻段，為了實現不同頻段間頻率范圍的無縫對接，相鄰頻段的頻率范圍都要有一定范圍的重疊。對于一個確定的輸出頻率而言，至少有兩個至三個頻段可以選擇，而不同的頻段對應著不同的鎖定電壓vcp，從而使電感電容壓控振蕩器7的輸出頻率的相噪各不相同。傳統自動頻率校準電路由于只對頻率進行搜索，所以會鎖定在任意一個可以鎖定的頻段，但這個頻段不一定是相噪最好的頻段。

三、發明內容

本技術方案需要解決的技術問題在于解決適用于圖1所示頻率綜合器的傳統自動頻率校準電路的三個缺點，使頻率綜合器的輸出頻率可以快速鎖定，消除對壓控振蕩器5輸出頻譜的不利影響和最優化壓控振蕩器5的輸出頻率的相噪。

本技術方案的目的是通過在傳統自動頻率校準電路中加入一個模數轉換器12實現的。模數轉換器12實時采樣電荷泵輸出的控制電壓vcp，并將其量化、編碼傳送至數字邏輯處理電路13。數字邏輯處理電路13根據第一計數器10和第二計數器11傳送過來的頻率差異，與模數轉換器12傳送過來的控制電壓vcp幅值信息一起，綜合判斷頻率綜合器的鎖定狀態，再控制電容陣列6的開關控制字band。

一種快速優化自動頻率校準電路，它適用的頻率綜合器包括：參考振蕩器、鑒頻鑒相器、電荷泵、壓控振蕩器、分頻器和本自動頻率校準電路；本自動頻率校準電路包括第一計數器、第二計數器和數字邏輯處理電路；兩個計數器各有一個時鐘輸入端和一個數據輸出端；

參考振蕩器的給定頻率ref輸出端分別連接第一計數器的時鐘輸入端和鑒頻鑒相器的一個輸入端；

分頻器的反饋頻率fdb輸出端分別連接第二計數器的時鐘輸入端和鑒頻鑒相器的另一個輸入端；

所述鑒頻鑒相器的兩個輸出端分別連接電荷泵的兩個輸入端；電荷泵的控制電壓vcp輸出端連接壓控振蕩器的電感電容壓控振蕩電路的控制電壓輸入端；

所述壓控振蕩器的電感電容壓控振蕩電路的頻率輸出端連接分頻器的頻率輸入端；

所述第一、二計數器的數據輸出端分別連接數字邏輯處理電路的輸入端，數字邏輯處理電路的輸出端連接所述壓控振蕩器的電容開關陣列的控制字band的控制輸入端；

還包括模數轉換器，模數轉換器有一個電壓輸入端和一個數據輸出端；所述模數轉換器的電壓輸入端連接電荷泵的控制電壓vcp輸出端，模數轉換器的數據輸出端連接數字邏輯處理電路的輸入端。

所述電荷泵的控制電壓vcp輸出端和壓控振蕩器的電感電容壓控振蕩電路的控制電壓輸入端之間還連接有環路濾波器。

一種上述自動頻率校準電路的自動頻率校準算法，步驟包括：

1）頻率搜索：開始工作時，數字邏輯電路13將N位控制字band的最高位置1，其余位置0；