[實用新型]一種線陣CCD器件的嵌入式系統測試分析平臺

有效

• 申請號: 201320255390.8
• 申請日: 2013-05-10
• 公開（公告）號: CN203217048U
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 孔成;王鑫;何振宇;何晨;楊蘇文;陳煒;王欣;沙浪;王玥;徐立中
• 申請（專利權）人: 河海大學
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 南京同澤專利事務所(特殊普通合伙) 32245
• 代理人: 蔣全強

技術領域

本實用新型涉及一種線陣CCD器件的嵌入式系統測試分析平臺。

背景技術

近幾年激光和光學技術發展迅速，涉及領域也逐漸擴大。電荷耦合器件（CCD）是光電傳感器里比較熱門的一種器件，線陣CCD器件是將許多像素單元排列成一線，拍攝過程是將對象沿CCD線的陣垂直方向做一維相對運動從而掃描出一幅二維圖像，由于線陣CCD器件的像素很高，在遠距離拍攝時，很小的一個目標通常只有幾個像素大小，但是圖像的每個目標都可能具有一定的意義，不能丟失，所以需要一套測試分析平臺對線陣CCD器件的拍攝結果進行精確測試分析。

實用新型內容

本實用新型要解決的技術問題是提供一種線陣CCD器件的嵌入式系統測試分析平臺，該嵌入式系統測試分析平臺解決了對高精度的線陣CCD器件的像素點進行精確測試分析的技術問題。

為了解決上述技術問題，本實用新型提供了一種1、一種線陣CCD器件的嵌入式系統測試分析平臺，包括：

線陣CCD圖像源，與該線陣CCD圖像源相連的用于對圖像信號進行解碼的解碼芯片，與該解碼芯片相連的用于存儲圖像解碼數據的存儲單元，與該存儲單元相連的用于提供顯示圖像的像素、同步、控制信號的FPGA單元，與該FPGA單元相連的DVI編碼陣列單元，該DVI編碼陣列單元包括若干DVI編碼器；

所述若干DVI編碼器通過DVI數據線分別與若干顯示單元對應相連；

與所述各顯示單元、FPGA單元、存儲單元相連的用于控制圖像回放，及檢測顯示單元的數量，以控制所述FPGA單元分割圖像的ARM單元。

本實用新型的上述技術方案相比現有技術具有以下優點：?（1）通過存儲單元能夠對線陣CCD圖像源拍攝的數據進行回放檢測，以測試線陣CCD器件的性能；（2）通過與若干DVI編碼器相連的顯示單元、ARM單元，可以對高分辨率圖像的像素進行檢測、分析，以判斷是否存在像素丟失的情況。

附圖說明

為了使本實用新型的內容更容易被清楚的理解，下面根據的具體實施例并結合附圖，對本實用新型作進一步詳細的說明，其中

圖1為本實用新型的線陣CCD器件的嵌入式系統測試分析平臺的結構框圖。

具體實施方式

下面結合附圖及實施例對本發明進行詳細說明：

見圖1，一種線陣CCD器件的嵌入式系統測試分析平臺，包括：

線陣CCD圖像源，與該線陣CCD圖像源相連的用于對圖像信號進行解碼的解碼芯片，與該解碼芯片相連的用于存儲圖像解碼數據的存儲單元，與該存儲單元相連的用于提供顯示圖像的像素、同步、控制信號的FPGA單元，與該FPGA單元相連的DVI編碼陣列單元，該DVI編碼陣列單元包括若干DVI編碼器；

所述若干DVI編碼器通過DVI數據線分別與若干顯示單元對應相連；

與所述各顯示單元、FPGA單元、存儲單元相連的用于控制圖像回放，及檢測顯示單元的數量，以控制所述FPGA單元分割圖像的ARM單元。

所述FPGA單元提供分割圖像對應的圖像的像素、同步、控制信號。

所述線陣CCD圖像源通過CAMERA_LINK接口與解碼芯片相連，該解碼芯片采用DS90CR286，FPGA采用Xilinx公司的Spartan系列芯片，DVI解碼器采用SII1162芯片，DVI數據線采用DVI-D線纜，ARM芯片采用S3C2440A，顯示單元可以采用液晶顯示屏，或者大屏幕液晶電視。

顯然，上述實施例僅僅是為清楚地說明本實用新型所作的舉例，而并非是對本實用新型的實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而這些屬于本實用新型的精神所引伸出的顯而易見的變化或變動仍處于本實用新型的保護范圍之中。