[實用新型]低剖面集成電路組件、低剖面電路組件、低剖面組件

有效

• 申請號: 201320230268.5
• 申請日: 2013-04-28
• 公開（公告）號: CN203260567U
• 公開（公告）日: 2013-10-30
• 發明（設計）人: M·E·拉斯特;黃麗麗;宏曾杰;R·E·考弗曼;T·T·江
• 申請（專利權）人: 蘋果公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/498
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 鮑進

技術領域

所公開的實施例總體上涉及用于傳感器的包裝，更具體地，涉及低剖面傳感器陣列包裝。

背景技術

傳感器和傳感器陣列可以由定制的集成電路構成。傳感器陣列常常用于感測環境特性或者可以充當用于計算設備的用戶輸入。傳感器陣列常常利用與用于構造其它集成電路的那些處理技術相似的處理技術在硅晶片上形成，其中其它集成電路諸如存儲器、處理器、現場可編程門陣列（FPGA）等。

不像有些通用集成電路，傳感器會有獨特的包裝與安裝需求。例如，典型的集成電路可以先外接合(bonding?out)相關的硅，然后包裝。外接合步驟可以把硅上的信號耦合到包裝上的引腳或球。包裝步驟可以包括把硅芯片封裝到包裝（一般是塑料或陶瓷）中。包裝可以支撐并保護如果不這樣做的話就很脆弱的硅芯片。但是，由于傳感器是要與環境接口，因此包裝步驟常常不同。

傳感器常常是面朝外的，而且通常暴露給用戶環境。不是讓包裝來保護硅芯片，在支撐元件的表面上芯片常常被暴露。盡管這種配置允許傳感器工作，但是這些配置會很笨重而且會占用相當大量的容積，這增加了最終使用傳感器的用戶設備的尺寸。

因此，所需要的是克服這些及其它缺陷的一個或多個傳感器和/或傳感器陣列。

發明內容

本公開的一個實施例的一個目的是要提供增加了最終使用一個或多個傳感器和/或傳感器陣列的用戶設備的尺寸的低剖面集成電路組件、低剖面電路組件、低剖面組件。

低剖面傳感器陣列組件的一種實施例可以包括被置于襯底的第一側上的傳感器。信號溝槽也可以在襯底(substrate)的第一側上形成而且可以在傳感器信號墊塊(signal?pad)附近并且延伸到襯底的一個邊緣。導電層可以淀積在信號溝槽中并且耦合到傳感器信號墊塊。接合導線(bond?wire)可以附連到導電層而且可以把來自傳感器的信號耦合到外部墊塊(external?pad)。

低剖面傳感器陣列組件的另一種實施例可以包括被置于襯底的第一側上的傳感器。襯底可以包括第一邊緣上的位于傳感器的信號墊塊附近的成形特征件。該成形特征件可以被配置成支撐在相對于傳感器的表面平面之下的導線接合球。導電層可以淀積在襯底上，從而耦合信號墊塊與導線接合球。接合導線可以耦合到導線接合球并且布置成保持在相對于傳感器的表面平面之下。

根據本發明的另一種實施例，低剖面集成電路組件包括至少一個集成電路、包括第一側的襯底、在襯底的第一側上形成的至少一個信號溝槽、位于信號溝槽中并且耦合到集成電路信號墊塊的導電層及配置成把導電層耦合到外部墊塊的接合導線，其中集成電路被置于所述第一側上，至少一個信號溝槽緊靠集成電路信號墊塊并且延伸到襯底的一個邊緣，并且其中使接合導線、信號溝槽和導電層保持在集成電路的表面平面之下。

在所述低剖面集成電路組件中，所述至少一個信號溝槽被配置成具有斜坡剖面。

在所述低剖面集成電路組件中，所述接合導線進一步被配置成附連到所述斜坡剖面的傾斜部分。

在所述低剖面集成電路組件中，所述至少一個集成電路是傳感器。

在所述低剖面集成電路組件中，還包括柔性印制電路組件，所述柔性印制電路組件被配置成接合到所述襯底的第二側，所述第二側被設置成與所述第一側相對。

在所述低剖面集成電路組件中，所述至少一個信號溝槽包括至少兩根接合導線，所述接合導線被配置成把導電層耦合到外部墊塊，其中使所述接合導線、所述信號溝槽和所述導電層都保持在所述集成電路的表面平面之下。

根據本發明的另一種實施例，低剖面電路組件包括集成電路、包括第一側的襯底、位于襯底第一邊緣上的被設置成緊靠集成電路信號墊塊并且被布置成支撐集成電路的表面平面之下的導線接合球的成形特征件、被置于襯底第一側上并且配置成把集成電路信號墊塊耦合到導線接合球的導電層及耦合到導線接合球并且配置成保持在集成電路的表面平面之下的接合導線，其中集成電路被置于所述第一側上。

在所述低剖面電路組件中，所述成形特征件被配置成具有斜坡剖面。

在所述低剖面電路組件中，所述接合導線進一步被配置成附連到所述斜坡剖面的傾斜部分。

在所述低剖面電路組件中，所述集成電路是傳感器。

在所述低剖面電路組件中，還包括柔性印制電路組件，所述柔性印制電路組件被配置成接合到所述襯底的第二側，所述第二側被設置成與所述第一側相對。