[實用新型]一種基帶控制芯片和超高頻射頻讀寫裝置

有效

• 申請號: 201320225712.4
• 申請日: 2013-04-27
• 公開（公告）號: CN203217600U
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 文瑞銘
• 申請（專利權）人: 無錫昶達信息技術有限公司
• 主分類號: G06K17/00
• 分類號: G06K17/00
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 馬曉亞

技術領域

本實用新型涉及基帶信號處理技術領域，尤其涉及一種基帶控制芯片和超高頻射頻讀寫裝置。

背景技術

隨著集成電路的快速發展和電子標簽尺寸減小以及成本的降低，射頻識別技術的應用得到了飛速發展。射頻讀寫裝置的讀寫范圍主要取決于工作頻率、讀寫裝置發射功率、標簽敏感度和數據傳輸率等。對于近場射頻讀寫裝置來說，由于其較短的讀寫距離和較低的數據傳輸率受到一定的限制，而超高頻射頻讀寫裝置卻有較長讀寫距離和較高數據傳輸率的優勢。

被動式超高頻識別UHF?RFID裝置一般工作于860-928MHz(全球各地區有不同的標準）頻段。采用反向散射調制模式，工作于遠場輻射區，具有讀寫距離遠（可以達到3-10米）、非可視、讀寫速度快、標簽無源等特點，使其廣泛用于倉儲物流、停車場管理、資產管理、貴重物品防盜等領域。被動式超高頻射頻識別RFID裝置由讀寫裝置、電子標簽和后臺應用裝置構成，其中讀寫裝置和電子標簽是整個裝置的關鍵。電子標簽內部無源而采用無源遠端射頻供電，內部資源有限，無法完成復雜的信號處理，因此，在RFID裝置中讀寫裝置的設計性能便是整個裝置性能的關鍵所在。

超高頻讀寫裝置在結構上，由兩部分構成，一部分是射頻模塊和基帶模塊，如圖1所示，其中射頻模塊主要是由正交發射機、接收機構成，主要完成高頻信號的調制解調，發送和接收。基帶模塊主要由數字信號處理單元和協議處理單元兩部分構成，數字信號處理單元主要負責對基帶信號的下抽樣、濾波、以及產生不同調制方式所需的基帶信號，協議處理單元主要負責所發數據的編/解碼、產生校驗碼或對數據進行校驗、對數據進行組幀或解包、以及對射頻端的控制等。具體來說射頻模塊的作用包括：調制發射信號，將基帶模塊產生基帶信號搬移至高頻，并通過天線發送至電子標簽；發射高頻信號，激活電子標簽，并且為電子標簽提供能量；接收并解調來自電子標簽的信號，并進行簡單的濾波。基帶控制模塊的主要任務包括：與應用裝置軟件進行通信，并執行裝置軟件發過來的動作指令；對接收的信號進行同步，對發送信號進行濾波成型；根據協議規定對接受到的數據進行處理；控制與標簽的通信過程；實現多標簽的防碰撞算法；對射頻模塊進行控制。為了使超高頻射頻讀寫裝置集成主更高，所述基帶控制裝置還可包括固化的應用程序單元，詳見圖2。目前現有的超高頻RFID讀寫裝置存在著讀寫裝置體積大，不適合小型化應用，成本高，外圍電路復雜，性能受限，功耗大等問題。

實用新型內容

有鑒于此，本實用新型提供一種基帶控制芯片和超高頻射頻讀寫裝置，來解決以上背景技術部分提到的技術問題。

一種基帶控制芯片，包括微處理器、復位與時鐘控制單元、存儲裝置控制單元、定時器、外部中斷控制單元、AD轉換單元、DA轉換單元、ISO18000-6B協議處理單元、總線控制單元、總線轉換單元、高速通信接口、低速通信接口、調試接口和片內總線，所述ISO18000-6B協議處理單元用于處理ISO18000-6B協議標準的電子標簽；

所述片內總線包括高速系統總線AHB和低速外設總線APB，所述高速系統總線AHB和低速外設總線APB通過橋接器連接，各所述高速系統總線AHB和各所述低速外設總線APB均設有地址譯碼器和總線仲裁器；

所述微處理器、所述調試接口、所述存儲裝置控制單元、所述高速通信接口、ISO18000-6B協議處理單元、總線控制單元和所述總線轉換單元均分別與所述高速系統總線AHB連接；

所述定時器、所述外部中斷控制單元和所述低速通信接口均分別與所述低速外設總線APB連接；

所述AD轉換單元和所述DA轉換單元分別與所述ISO18000-6B協議處理單元連接，所述復位與時鐘控制單元與所述微處理器連接；

所述ISO18000-6B協議處理單元包括AHB總線接口、隨機存儲器RAM、控制寄存器、下采樣子單元、可變帶寬濾波器、相位恢復子單元、匹配濾波器、采樣判決子單元、FMO解碼子單元、第一CRC校驗子單元、串并轉換子單元、接收控制狀態機、并串轉換子單元、發送控制狀態機、第二CRC校驗子單元、曼徹斯特編碼子單元、功率縮放子單元、希爾伯特濾波器、預失真子單元、延遲線、跳頻控制子單元和上采樣子單元；所述FM0解碼子單元用于對信號進行FMO解碼，所述曼徹斯特編碼子單元用于對信號進行曼徹斯特編碼。

進一步地，所述基帶控制芯片包含兩路十位DAC輸出通道和一路八位DAC輸出通道，所述兩路十位DAC輸出通道中各通道分別用于I通道和Q通道基帶數字信號；所述一路八位DAC輸出通道用于提供功率放大器控制信息。