[實用新型]一種多軸連續軌跡高速精插補裝置

有效

• 申請號: 201320217571.1
• 申請日: 2013-04-25
• 公開（公告）號: CN203299603U
• 公開（公告）日: 2013-11-20
• 發明（設計）人: 尹以茳
• 申請（專利權）人: 東莞精奇機械科技有限公司
• 主分類號: G05B19/4103
• 分類號: G05B19/4103
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 曹志霞

技術領域

本實用新型涉及數控領域，確切地說是指一種多軸連續軌跡高速精插補裝置。?

背景技術

主流中端數控系統中，運動控制核心架構一般采用MCU加協處理器方案實現，主控MCU一般為DSP、ARM等，其實現人機界面、加工代碼處理、通信等功能。協處理器一般為ASIC或FPGA，其實現精插補和IO功能。協處理器的性能直接影響數控系統加工的速度和質量，是數控系統的關鍵部件。協處理器為ASIC的方案較早成熟并投入市場，得到了較為廣泛的應用。?

采用ASIC協處理器方案具有以下缺點：1、成本較高；2、單芯片控制軸數固定，不可單芯片擴展控制軸數，擴展控制軸數需要增加ASIC芯片；3、ASIC芯片IO數較少且固定，IO擴展任務由MCU負擔；4、連續軌跡插補性能欠佳，對MCU的響應速度有較高要求，補償功能較難實現。?

采用FPGA的類似方案具備以下缺點：1、因結構上模仿ASIC，固ASIC的固有缺點并未得到有效解決；2、固定的插補周期，導致插補精度難以提高，同時MCU的計算復雜度較大?

實用新型內容

針對上述缺陷，本實用新型解決的技術問題在于提供一種多軸連續軌跡高速精插補裝置，可動態調整的插補周期降低了原有方案運算復雜度，提高了對微處理器的適應性和加工質量要求的適應性，數據緩沖配合數據預讀，提高連?續插補性能，降低對微處理器的實時性要求。?

為了解決以上的技術問題，本實用新型提供的多軸連續軌跡高速精插補裝置，包括微控制器、插補數據緩沖區、解碼控制單元、基準參考脈沖發生器、插補單元、脈沖技計數/鎖存器、編碼器反饋計數/鎖存器和輸入/輸出單元，其中：?

所述插補數據緩沖區與所述微控制器連接，所述解碼控制單元與所述微控制器連接，所述插補數據緩沖區與所述解碼控制單元進行信號連接，所述解碼控制單元分別于所述基準參考脈沖發生器和所述插補單元連接，所述基準參考脈沖發生器和所述插補單元進行信號連接；?

所述插補單元與所述電機驅動單元連接；?

所述微控制器分別與所述脈沖技計數/鎖存器、編碼器反饋計數/鎖存器和輸入/輸出單元連接，所述脈沖技計數/鎖存器、編碼器反饋計數/鎖存器和輸入/輸出單元還分別與編碼器進行信號連接；所述輸入/輸出單元與機床連接；?

所述插補單元與所述脈沖技計數/鎖存器連接。?

優選地，所述微控制器的接口直接與擁有外部總線的微控制器連接。?

優選地，所述微控制器包括指令寄存器、配置寄存器、數據寄存器、狀態寄存器、輸入寄存器和輸出寄存器。?

優選地，所述插補單元為多軸插補單元。?

與現有技術相比，本實用新型提供的多軸連續軌跡高速精插補裝置，可動態調整的插補周期降低了原有方案運算復雜度，提高了對微處理器的適應性和加工質量要求的適應性，數據緩沖配合數據預讀，提高連續插補性能，降低對?微處理器的實時性要求。?

附圖說明

圖1為本實用新型實施例中多軸連續軌跡高速精插補裝置的結構框圖。?

具體實施方式

為了本領域的技術人員能夠更好地理解本實用新型所提供的技術方案，下面結合具體實施例進行闡述。?

請參見圖1，該圖為本實用新型實施例中多軸連續軌跡高速精插補裝置的結構框圖。?

本實用新型實施例提供的多軸連續軌跡高速精插補裝置，包括微控制器1、插補數據緩沖區2、解碼控制單元3、基準參考脈沖發生器4、插補單元5、脈沖技計數/鎖存器6、編碼器反饋計數/鎖存器7和輸入/輸出單元8，其中：?

插補數據緩沖區2與微控制器1連接，解碼控制單元3與微控制器1連接，插補數據緩沖區2與解碼控制單元3進行信號連接，解碼控制單元3分別于基準參考脈沖發生器4和插補單元5連接，基準參考脈沖發生器4和插補單元5進行信號連接；?

插補單元5與電機驅動單元9連接；?

微控制器1分別與脈沖技計數/鎖存器3、編碼器反饋計數/鎖存器7和輸入/輸出單元8連接，脈沖技計數/鎖存器6、編碼器反饋計數/鎖存器7和輸入/輸出單元8還分別與編碼器10進行信號連接；輸入/輸出單元8與機床11連接；?

插補單元5與脈沖技計數/鎖存器6連接。?

微控制器1的接口直接與擁有外部總線的微控制器連接，微控制器1包括指令寄存器、配置寄存器、數據寄存器、狀態寄存器、輸入寄存器和輸出寄存器。?

插補單元5為多軸插補單元，包括X軸插補單元、Y軸插補單元、Z軸插補單元等。?