[實用新型]防干擾高速數據采集存儲系統

有效

• 申請號: 201320199270.0
• 申請日: 2013-04-19
• 公開（公告）號: CN203204599U
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 高文武;黃云全;李培;劉德偉;沈仁華;杜鷹
• 申請（專利權）人: 成都愛斯頓科技有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 謝敏

技術領域

本實用新型涉及一種數據存儲器，特別是涉及到一種防干擾高速數據采集存儲系統。

背景技術

隨著信息科學的飛速發展，數據采集和存儲技術已經是數字信號處理中非常重要的環節，將決定整個系統的性能。它廣泛應用于雷達，通信，遙測遙感等領域，它己經成為人們獲得外界信息的重要手段，很多領域對數據采集存儲系統的采集速度、信號處理速度、抗干擾性以及存儲深度都有很高的要求。

現有數據采集存儲系統采用處理器來處理數據，處理器只能串行地處理數據，所以在輸出大容量數據進行存儲時，顯得速度很慢，而且在高速接受數據時，易受到信號干擾導致數據丟失。

實用新型內容

本實用新型的目的即在于克服現在技術的不足，提供一種防干擾高速數據采集存儲系統，解決現有數據采集存儲系統在輸出大容量數據進行存儲時速度很慢、數據易丟失的缺陷。

本實用新型是通過以下技術方案來實現的：防干擾高速數據采集存儲系統，包括FPGA，所述的FPGA上連接有至少一個數據采集模塊和至少一個數據存儲模塊，所述的數據采集模塊包括信號調理器和模數轉換器，所述的信號調理器接輸入信號，其輸出連接到模數轉換器，模數轉換器的輸出連接到FPGA上，所述的數據存儲模塊為SCSI硬盤，FPGA與數據存儲模塊之間設置有數據緩沖器和SCSI控制器，所述的信號調理器與模數轉換器之間設置有一個防干擾模塊。本實用新型中，信號調理器接受到數據后，由模數轉換器將信號轉換成數字信號，然后發送的FPGA，再有FPGA存儲到SCSI硬盤，本裝置中，防干擾模塊用于隔絕信號干擾。

進一步，所述的防干擾模塊包括共模部分和差模部分。

進一步，上述的共模部分包括電感L₁、L₂以及電容C₁、C₂，電感L₁、L₂用于衰減高頻干擾，電容C₁、C₂為Y電容，用于將高頻共模干擾引入大地。

進一步，上述的差模部分包括電阻R₁和電容C_3，用于抑制過電壓干擾。

進一步，上述的FPGA上通過SDRAM控制器連接有SDRAM存儲器，能夠進一步對數據進行緩沖，減輕了系統的存儲壓力。

進一步，所述的信號調理器采用型號為AD8351的運算放大器。?

進一步，所述的數據緩沖器為FIFO緩沖器。

進一步，所述的FPGA上還連接有一個時鐘模塊，用于將存儲的數據插上時間戳。

本實用新型的有益效果是：采用FPGA代替原來的以CPU為核心的數據采集存儲系統，FPGA能夠進行并行操作，配合多個SCSI控制器將數據存儲到SCSI硬盤中，減輕了系統內部的存儲壓力，提升了數據的存儲速度，安全性和強抗干擾性，實現了長時間、大容量的數據存儲；設置一個防干擾模塊，隔斷外界信號干擾，保證數據的完整性。

附圖說明

圖1?為實施例1的結構示意圖；

圖2?為防干擾模塊的電路結構示意圖；

圖3?為實施例2的結構示意圖。

具體實施方式

下面結合實施例對本實用新型作進一步的詳細說明，但是本實用新型的結構不僅限于以下實施例：

【實施例1】

如圖1所示，防干擾高速數據采集存儲系統，包括FPGA，所述的FPGA上連接有至少一個數據采集模塊和至少一個數據存儲模塊，所述的數據采集模塊包括信號調理器和模數轉換器，所述的信號調理器接輸入信號，其輸出連接到模數轉換器，模數轉換器的輸出連接到FPGA上，所述的數據存儲模塊為SCSI硬盤，FPGA與數據存儲模塊之間設置有數據緩沖器和SCSI控制器，所述的信號調理器與模數轉換器之間設置有一個防干擾模塊。本實用新型中，信號調理器接受到數據后，由模數轉換器將信號轉換成數字信號，然后發送的FPGA，再有FPGA存儲到SCSI硬盤，本裝置中，防干擾模塊用于隔絕信號干擾。

如圖2，防干擾模塊包括共模部分和差模部分。共模部分包括電感L₁、L₂以及電容C₁、C₂，電感L₁、L₂用于衰減高頻干擾，電容C₁、C₂為Y電容，用于將高頻共模干擾引入大地；差模部分包括電阻R₁和電容C_3，用于抑制過電壓干擾。

【實施例2】