[實用新型]一種包含低延時模間觸發器串行接口的封裝控制器及封裝控制組件

有效

• 申請號: 201320179440.9
• 申請日: 2013-04-11
• 公開（公告）號: CN203492009U
• 公開（公告）日: 2014-03-19
• 發明（設計）人: 徐青
• 申請（專利權）人: 技領半導體（上海）有限公司;技領半導體股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 上海市錦天城律師事務所 31273
• 代理人: 劉民選;龐璐

1.一種封裝控制器，其特征在于，包括：?

第一模塊，包括一處理器、一第一端子、一模數轉換器、一串行總線接口和一序列發生器，其中，所述模數轉換器被耦合從所述第一端子接收一模擬信號，所述序列發生器被耦合向所述模數轉換器提供一啟動轉換信號，且所述序列發生器可由所述處理器編程；?

第二模塊，包括一串行總線接口、一第一端子、多個采樣/保持電路和一模擬多路復用器，其中，一串行總線時鐘信號從所述第一模塊的串行總線接口通信至所述第二模塊的串行總線接口，所述模擬多路復用器將所述多個采樣/保持電路中被選定電路的一輸出導線與所述第二模塊的第一端子相耦合，來自所述采樣/保持電路的被選定電路的一信號通過所述第二模塊的第一端子和所述第一模塊的第一端子提供給位于所述第一模塊的模數轉換器，一觸發信號在所述第一模塊內生效，作為響應所述序列發生器使一第一多位值從所述第一模塊的串行總線接口通信至所述第二模塊的串行總線接口，在第二模塊上至少接收部分所述第一多位值：1)使提供給多個采樣/保持電路的一采樣/保持信號生效，且2)決定哪一個采樣/保持電路通過所述模擬多路復用器與所述第二模塊的第一端子耦合，所述觸發信號生效與所述采樣/保持信號生效之間的延遲期少于八個串行總線時鐘信號周期；以及?

封裝包括第一模塊和第二模塊。?

2.如權利要求1所述的封裝控制器，其特征在于，所述第一模塊還包括一第二端子，所述第二模塊還包括一第二端子，所述第一模塊的第二端子被耦合至所述第二模塊的第二端子，所述序列發生器使所述第一多位值的一位值從所述第一模塊的串行總線接口傳輸至所述第一模塊的第二端子，所述傳輸時間在所述觸發信號生效后的兩個串行總線時鐘信號周期之內。?

3.如權利要求1所述的封裝控制器，其特征在于，所述第一多位值包括一采樣/保持值和一模擬多路復用器設置值，所述采樣/保持值決定了所述采樣/保持信號的電平，所述模擬多路復用器設置值決定哪一個采樣/保持電路通過所述模擬多路復用器與所述第二模塊的第一端子耦合。?

4.如權利要求3所述的封裝控制器，其特征在于，所述模擬多路復用器設置值是一多位值；在所述第二模塊接收到所述模擬多路復用器的全部設置值的延遲期?內，所述采樣/保持信號生效。?

5.如權利要求1所述的封裝控制器，其特征在于，所述第一模塊還包括一數據緩存器；所述模數轉換器輸出ADC輸出值，所述序列發生器控制將所述ADC輸出值存入所述數據緩存器。?

6.如權利要求1所述的封裝控制器，其特征在于，所述序列發生器使一第二多位值從所述第一模塊串行總線接口通信至所述第二模塊串行總線接口，所述第二模塊接收所述第二多位值不會使所述采樣/保持信號的電平改變，但會改變所述采樣/保持電路中的某一個電路通過所述模擬多路復用器與所述第二模塊的第一端子耦合。?

7.如權利要求1所述的封裝控制器，其特征在于，所述序列發生器由所述處理器編程，并使用多個信號中被選定的一個信號作為所述觸發信號。?

8.如權利要求1所述的封裝控制器，其特征在于，所述序列發生器由所述處理器編程，使所述采樣/保持信號同步發送至每一個所述采樣/保持電路生效，控制所述模擬多路復用器和所述模數轉換器，在采樣/保持信號第二次生效之前，每一個所述采樣/保持電路均能獲得ADC輸出值，所述序列發生器控制將獲得的ADC輸出值寫入所述數據緩存器。?

9.如權利要求1所述的封裝控制器，其特征在于，所述序列發生器包括多個序列寄存器，每個序列寄存器包括一延遲設置域和一多位值域，所述延遲設置域中存儲的延遲值決定了轉換信號生效前的延時，存儲在所述多位值域中的多位值由所述序列發生器并行提供給所述第一模塊的串行總線接口。?

10.如權利要求1所述的封裝控制器，其特征在于，所述第一多位值不被移入所述第二模塊中的任何移位寄存器。?

11.如權利要求10所述的封裝控制器，其特征在于，所述第一多位值在所述串行總線時鐘信號的上升沿被移出所述第一模塊，所述第二模塊的串行總線接口包括多個觸發器，在對應所述串行總線時鐘的下降沿，所述第一多位值的每個位值被記入多個觸發器中對應的觸發器。?